Timing information for ICs is not yet available, and only TTL, 4000-series
CMOS and some microprocessor (support) chips are included. For now, it is
not clear how the format used can be extended to include linear ICs, as these
usually require much more additional information such as a block diagram.
The current file uses the PC8 character set (a.k.a. codepage 437), but can
be converted to 7-bit ASCII without too much trouble (losing some niceties).
As it is, it is small and simple enough to keep it in your notebook PC for
when you are out in the field, it even fits in a HP100LX palmtop PC.
It might be possible to create a mail-server so that it may be accessed by
novice users of sci.electronics. For now, I am unable to run a mail-server
on my login account, but perhaps someone will volunteer.
To minimize the amount of information needed per IC, a structured format
is used in the descriptions, and only features that differ from the
assumptions below are indicated. Truth tables are not yet available for
all ICs, simply because creating them takes a long time.
The layout of the file is dictated by the fortune-cookie program I use to
sort this file (alphabetically -- not by number).
Anyone wanting to add this information should feel free to do so, but
please to not post changed versions. Instead, mail additions to
falstaff@xs4all.nl.
Frank
PIN IDENTIFICATION
==================
General:
* Missing pins have no pin number.
* Unconnected pins and test pins that should be left floating have no
identification.
* Clock signals are identified by CLK for positive-edge triggering or /CLK
for negative-edge triggering.
* Reset (clear) inputs are identified by RST.
* Set inputs are identified by SET.
* For 3-state devices, output enables are indicated by OE.
* When a pin has two modes, or selects between two operations, then the
two may be separated by a slash. An inversion slash may still be present
as in SH//LD for shift or load select.
* Pins that have more than one function (selected by programming or the state
of another pin) are indicated by both functions separated by a space.
Power supply:
* The main power supply is indicated by VCC.
* System ground is indicated by GND.
* A secondary positive power supply may be indicated by VDD.
* A negative power supply is indicated by VEE.
* Programming power supply (usually higher than VCC) is indicated by VPP.
Gates, line drivers etc.:
* Inputs are identified by letters starting from A.
* Outputs are indicated by Y.
Flip-flops:
* Inputs are identified by J and K, or D.
* Outputs are indicated by Q.
Counters:
* Load inputs are indicated by P followed by the counter stage number.
* Outputs are indicated by Q followed by the counter stage number.
Thus (assuming a binary counter) Q0 is the /2 output, Q1 the /4 output.
Shift registers:
* Parallel inputs or bidirectional parallel I/O pins are identified by P
followed by the shifter stage number. The rightmost stage in a shift
register is number 0.
* Serial inputs are identified by letters starting from D (for right shift)
or from L (for left shift). If more than one of either is available,
the letter is followed by the shifter stage number it feeds.
* Serial outputs are identified by Q, which may be followed by the shifter
stage number if more than one serial output exists.
* Parallel outputs are identified by Q (only if no serial outputs exist),
Y (3-state outputs or output latch) or R (otherwise) followed by the
shifter stage number.
* Unidirectional shift registers shift to the right (towards stage 0).
Multiplexers:
* Inputs are identified by A followed by a number.
* Outputs are indicated by Y.
* Select inputs are identified by S followed by a number starting at 0,
unless there is only one select input in which case only S is specified.
When the S inputs are taken as a binary number, the value indicates
which input is selected.
Demultiplexers:
* Inputs are indicated by A, preceded by a section number if more than one.
* Outputs are identified by Y followed by a number. When there is more than
one multiplexer section, inputs are prefixed by a number indicating to
which section they belong.
* Select inputs are identified by S followed by a number starting at 0,
unless there is only one select input in which only S is specified.
When the S inputs are taken as a binary number, the value indicates
which output is selected. For noninverting demultiplexers unselected
outputs are 0, for inverting demultiplexers they are 1.
Analog multiplexers/demultiplexers:
* Analog switches generally are bidirectional, and inputs and outputs can
therefore be reversed.
One side of the switch is indicated by X (optionally followed by a number),
the other side is indicated by Y.
* Select inputs are identified by S followed by a number starting at 0,
unless there is only one select input in which only S is specified.
When the S inputs are taken as a binary number, the value indicates
which switch is selected.
Memories:
* Address inputs are indicated by A followed by the bit number, starting
from 0. Multiport memories use RA or WA for separate read and write
addresses, or A prefixed by the port number followed by the bit number.
* Data inputs or data I/O are indicated by D followed by a number starting
from 0.
* Data outputs are indicated by Q followed by a number.
Oscillators:
* One-inverter oscillators are indicated by X0 and X1 pins, where X0 is
the inverters' output and X1 is the input. If I happen not to know which
is which, the pins are indicated by X1 and X2. A crystal oscillator
usually requires a crystal parallel to a 10M resistor, with two small
capacitors to ground; but sometimes only a crystal is needed -- most
often when a 32kHz watch crystal can be used.
* Two-inverter oscillators are indicated by X1 (input), X0 (middle node)
and X2 (output). A crystal oscillator can then be made using X0 and X1.
Sections:
* When a device has several (largely) independent sections, I/O pins
are prefixed by the section number, starting from 1, as in 1J or /1Q.
* Multi-bit functions, such as counters or 3-state buffers have I/O pins
suffixed by the bit number, usually starting from 0 (except sometimes
for counters which may have some outputs missing).
* The section/bit numbering is used in a different way for (de)multiplexers.
TRUTH TABLES
============
For inputs, the following notations are used:
0 : logic low level
1 : logic high level
X : don't care, either 0 or 1
/ : rising or positive-edge clock input
\ : falling or negative-edge clock input
!/ : not a rising edge, either 0, 1 or \
!\ : not a falling edge, either 0, 1 or /
. : 'continued', used in compressing the table
For outputs, the following notations are used:
0 : logic low level
1 : logic high level
Z : high impedance, either 3-state or open-collector not driving output
- : no change (latched in closed state, or register value not changed)
? : undefined (although some manufacturers may define a behaviour)
. : 'continued', used in compressing the table
ASSUMPTIONS FOR TTL DEVICES
===========================
Single/Dual Flip-flops:
* The clock is positive-edge triggered.
* Complementary outputs are available.
Multiple flip-flops:
* Only inverting or noninverting outputs are available.
Synchronous counters:
* The clock is positive-edge triggered.
* LOAD,SET and RESET are synchronous.
Asynchronous counters:
* The clock is negative-edge triggered.
* LOAD,SET and RESET are asynchronous.
Shift registers:
* The clock is positive-edge triggered.
* LOAD and RESET (if available) are synchronous.
------------------------------------------------------------------------------
#
1458
Dual 741-type operational amplifiers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1OUT ³1 ÀÄÄÙ 8³ VCC
-1In ³2 7³ 2OUT
+1In ³3 1458 6³ -2In
VEE ³4 5³ +2In
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
1488, 75188
TTL to RS232 level shifter.
The outputs are at RS-232 levels, and sometimes are connected to ground
through a small capacitor (up to 470 pF) to reduce slew-rate.
Note that 1B is missing (and can be taken to be 1 at all times).
Usually VDD=+12 and VEE=-12.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÄÄ¿
VEE ³1 ÀÄÄÙ 14³ VDD ³ A ³ B º Y ³
1A ³2 13³ 4A ÆÍÍÍØÍÍÍÎÍÍÍÍ͵
1Y ³3 12³ 4B ³ 0 ³ 0 º VDD ³
2A ³4 1488 11³ 4Y ³ 0 ³ 1 º VDD ³
2B ³5 10³ 3A ³ 1 ³ 0 º VDD ³
2Y ³6 9³ 3B ³ 1 ³ 1 º VEE ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
1489, 75189
RS232 to TTL level shifter.
A inputs are RS232-level inputs, C inputs are response control, a TTL
signal which could be used to adjust threshhold and hysteresis but is
generally unnecessary and unused. It is often tied through a 300 - 470 pF
capacitor to ground.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC
1C ³2 13³ 4A
1Y ³3 12³ 4C
2A ³4 1489 11³ 4Y
2C ³5 10³ 3A
2Y ³6 9³ 3C
GND ³7 8³ 3Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
16550
Asynchronous serial interface controller with DMA support and 16-byte FIFOs.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D0 ³1 ÀÄÄÙ 40³ VCC
D1 ³2 39³ /RI
D2 ³3 38³ /DCD
D3 ³4 37³ /DSR
D4 ³5 36³ /CTS
D5 ³6 35³ MR
D6 ³7 34³ /OUT1
D7 ³8 33³ /DTR
RCLK ³9 32³ /RTS
SIN ³10 16550 31³ /OUT2
SOUT ³11 30³ INTR
CS0 ³12 29³ /RXRDY
CS1 ³13 28³ A0
/CS2 ³14 27³ A1
/CLKOUT ³15 26³ A2
X1 ³16 25³ /ADS
X0 ³17 24³ /TXRDY
/WR ³18 23³ DDIS
WR ³19 22³ RD
GND ³20 21³ /RD
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
2401
IýC 128x8 EEPROM with write protect.
Address is 1010xxx where x can be specified by the A0-2 inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ WP
A2 ³3 2401 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
2402
IýC 256x8 EEPROM with write protect.
Address is 1010xxx where x can be specified by the A0-2 inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ WP
A2 ³3 2402 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
2404
IýC 2x256x8 EEPROM with write protect.
Address is 1010xxy where x can be specified by the A1-2 inputs,
and y selects the 256-byte bank to use.
A0 has no function, but must be connected to GND or VCC.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ WP
A2 ³3 2404 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
2408
IýC 4x256x8 EEPROM with write protect.
Address is 1010xyy where x can be specified by the A2 input,
and yy selects the 256-byte bank to use.
A0-1 have no function, but must be connected to GND or VCC.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ WP
A2 ³3 2408 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
2416
IýC 8x256x8 EEPROM with write protect.
Address is 1010yyy where yyy selects the 256-byte bank to use.
A0-2 have no function, but must be connected to GND or VCC.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ WP
A2 ³3 2416 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
2465
IýC 8kx8 EEPROM with programmable block write protect.
Address is 1010xxx where x can be specified by the A0-2 inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ GND
A2 ³3 2465 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
271001
128kx8 EPROM.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
VPP ³1 ÀÄÄÙ 32³ VCC
A16 ³2 31³ /PGM
A15 ³3 30³
A12 ³4 29³ A14
A7 ³5 28³ A13
A6 ³6 27³ A8
A5 ³7 26³ A9
A4 ³8 271001 25³ A11
A3 ³9 24³ /OE
A2 ³10 23³ A10
A1 ³11 22³ /CE
A0 ³12 21³ D7
D0 ³13 20³ D6
D1 ³14 19³ D5
D2 ³15 18³ D4
GND ³16 17³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
271024
64kx16 EPROM.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
VPP ³1 ÀÄÄÙ 40³ VCC
/CE ³2 39³ /PGM
D15 ³3 38³
D14 ³4 37³ A15
D13 ³5 36³ A14
D12 ³6 35³ A13
D11 ³7 34³ A12
D10 ³8 33³ A11
D9 ³9 32³ A10
D8 ³10 271024 31³ A9
GND ³11 30³ GND
D7 ³12 29³ A8
D6 ³13 28³ A7
D5 ³14 27³ A6
D4 ³15 26³ A5
D3 ³16 25³ A4
D2 ³17 24³ A3
D1 ³18 23³ A2
D0 ³19 22³ A1
/OE ³20 21³ A0
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
27128
16kx8 EPROM.
Available in 300 and 600 mil packages.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
VPP ³1 ÀÄÄÙ 28³ VCC
A12 ³2 27³ /PGM
A7 ³3 26³ A13
A6 ³4 25³ A8
A5 ³5 24³ A9
A4 ³6 23³ A11
A3 ³7 27128 22³ /OE
A2 ³8 21³ A10
A1 ³9 20³ /CE
A0 ³10 19³ D7
D0 ³11 18³ D6
D1 ³12 17³ D5
D2 ³13 16³ D4
GND ³14 15³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
272001
256kx8 EPROM.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
VPP ³1 ÀÄÄÙ 32³ VCC
A16 ³2 31³ /PGM
A15 ³3 30³ A17
A12 ³4 29³ A14
A7 ³5 28³ A13
A6 ³6 27³ A8
A5 ³7 26³ A9
A4 ³8 272001 25³ A11
A3 ³9 24³ /OE
A2 ³10 23³ A10
A1 ³11 22³ /CE
A0 ³12 21³ D7
D0 ³13 20³ D6
D1 ³14 19³ D5
D2 ³15 18³ D4
GND ³16 17³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
27256
32kx8 EPROM.
Available in 300 and 600 mil packages.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
VPP ³1 ÀÄÄÙ 28³ VCC
A12 ³2 27³ A14
A7 ³3 26³ A13
A6 ³4 25³ A8
A5 ³5 24³ A9
A4 ³6 23³ A11
A3 ³7 27256 22³ /OE
A2 ³8 21³ A10
A1 ³9 20³ /CE
A0 ³10 19³ D7
D0 ³11 18³ D6
D1 ³12 17³ D5
D2 ³13 16³ D4
GND ³14 15³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
2732
4kx8 EPROM.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
A7 ³1 ÀÄÄÙ 24³ VCC
A6 ³2 23³ A8
A5 ³3 22³ A9
A4 ³4 21³ A11
A3 ³5 20³ /OE VPP
A2 ³6 2732 19³ A10
A1 ³7 18³ /CE
A0 ³8 17³ D7
D0 ³9 16³ D6
D1 ³10 15³ D5
D2 ³11 14³ D4
GND ³12 13³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
274001
512kx8 EPROM.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
VPP ³1 ÀÄÄÙ 32³ VCC
A16 ³2 31³ A18
A15 ³3 30³ A17
A12 ³4 29³ A14
A7 ³5 28³ A13
A6 ³6 27³ A8
A5 ³7 26³ A9
A4 ³8 274001 25³ A11
A3 ³9 24³ /OE
A2 ³10 23³ A10
A1 ³11 22³ /CE
A0 ³12 21³ D7
D0 ³13 20³ D6
D1 ³14 19³ D5
D2 ³15 18³ D4
GND ³16 17³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
27512
64kx8 EPROM.
Available in 300 and 600 mil packages.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
A15 ³1 ÀÄÄÙ 28³ VCC
A12 ³2 27³ A14
A7 ³3 26³ A13
A6 ³4 25³ A8
A5 ³5 24³ A9
A4 ³6 23³ A11
A3 ³7 27512 22³ /OE VPP
A2 ³8 21³ A10
A1 ³9 20³ /CE
A0 ³10 19³ D7
D0 ³11 18³ D6
D1 ³12 17³ D5
D2 ³13 16³ D4
GND ³14 15³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
2764
8kx8 EPROM.
Available in 300 and 600 mil packages.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
VPP ³1 ÀÄÄÙ 28³ VCC
A12 ³2 27³ /PGM
A7 ³3 26³
A6 ³4 25³ A8
A5 ³5 24³ A9
A4 ³6 23³ A11
A3 ³7 2764 22³ /OE
A2 ³8 21³ A10
A1 ³9 20³ /CE
A0 ³10 19³ D7
D0 ³11 18³ D6
D1 ³12 17³ D5
D2 ³13 16³ D4
GND ³14 15³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
2864
8kx8 EEPROM.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
³1 ÀÄÄÙ 28³ VCC
A12 ³2 27³ /WE
A7 ³3 26³
A6 ³4 25³ A8
A5 ³5 24³ A9
A4 ³6 23³ A11
A3 ³7 2864 22³ /OE
A2 ³8 21³ A10
A1 ³9 20³ /CE
A0 ³10 19³ D7
D0 ³11 18³ D6
D1 ³12 17³ D5
D2 ³13 16³ D4
GND ³14 15³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
4000
Dual 3-input NOR gates and inverter.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ________
³1 ÀÄÄÙ 14³ VCC /1Y=1A+1B+1C
³2 13³ 3C
1A ³3 12³ 3B __
1B ³4 4000 11³ 3A /2Y=2A
1C ³5 10³ /3Y
/1Y ³6 9³ /2Y ________
GND ³7 8³ 2A /3Y=3A+3B+3C
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4001
Quad 2-input NOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = A+B
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³
/2Y ³4 4001 11³ /4Y ³ 0 ³ 1 º 0 ³
2A ³5 10³ /3Y ³ 1 ³ 0 º 0 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4002, 744002
Dual 4-input NOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ _________
/1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = (A+B+C+D)
1A ³2 13³ /2Y ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1B ³3 12³ 2D ³ 0 ³ 0 ³ 0 ³ 0 º 1 ³
1C ³4 4002 11³ 2C ³ 0 ³ 0 ³ 0 ³ 1 º 0 ³
1D ³5 10³ 2B ³ 0 ³ 0 ³ 1 ³ X º 0 ³
³6 9³ 2A ³ 0 ³ 1 ³ X ³ X º 0 ³
GND ³7 8³ ³ 1 ³ X ³ X ³ X º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
4006
Dual 4-bit and dual 5-bit serial-in serial-out shift registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1D5 ³1 ÀÄÄÙ 14³ VCC
/1Q4 ³2 13³ 1Q1
CLK ³3 12³ 2Q0
2D4 ³4 4006 11³ 2Q0
3D4 ³5 10³ 3Q0
4D5 ³6 9³ 4Q0
GND ³7 8³ 4Q1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4007
Dual complementary CMOS pair and unbuffered inverter.
For use as simple inverters, connect 1pS=3pS=VCC, 1nS=3nS=GND, 1pD=1nD=/1Y
and 2pD=2nD=/2Y.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1pD ³1 ÀÄÄÙ 14³ VCC
1pS ³2 13³ 2pD
1G ³3 12³ /3Y
1nS ³4 4007 11³ 3pS
1nD ³5 10³ 3G
2G ³6 9³ 3nS
GND ³7 8³ 2nD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4008
4-bit binary full adder with fast carry.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A3 ³1 ÀÄÄÙ 16³ VCC ä=A+B+CIN
B2 ³2 15³ B3
A2 ³3 14³ CO
B1 ³4 13³ ä3
A1 ³5 4008 12³ ä2
B0 ³6 11³ ä1
A0 ³7 10³ ä0
GND ³8 9³ CI
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4009
Hex inverters with level shifted outputs.
VDD may not be lower than VCC.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
VCC ³1 ÀÄÄÙ 16³ VDD ³ A º/Y ³ /Y = A
/Y1 ³2 15³ /Y6 ÆÍÍÍÎÍÍ͵
A1 ³3 14³ A6 ³ 0 º 1 ³
/Y2 ³4 13³ ³ 1 º 0 ³
A2 ³5 4009 12³ /Y5 ÀÄÄÄÐÄÄÄÙ
/Y3 ³6 11³ A5
A3 ³7 10³ /Y4
GND ³8 9³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4010
Hex buffers with level shifted outputs.
VDD may not be lower than VCC.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿
VCC ³1 ÀÄÄÙ 16³ VDD ³ A º Y ³ Y = A
Y1 ³2 15³ Y6 ÆÍÍÍÎÍÍ͵
A1 ³3 14³ A6 ³ 0 º 0 ³
Y2 ³4 13³ ³ 1 º 1 ³
A2 ³5 4010 12³ Y5 ÀÄÄÄÐÄÄÄÙ
Y3 ³6 11³ A5
A3 ³7 10³ Y4
GND ³8 9³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40100
32-bit 3-state bidirectional serial-in serial-out shift register with separate
shift left and shift right serial in/outputs and both active high and active
low clocks.
ÚÄÄÄÂÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 16³ VCC
/CLK2 ³2 15³
CLK1 ³3 14³
Q31 ³4 13³ L//R
³5 40100 12³ Q0
L ³6 11³ D
³7 10³
GND ³8 9³ /LOOP
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40101
9-bit odd/even parity generator/checker.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 14³ VCC
A1 ³2 13³ A8
A2 ³3 12³ A7
A3 ³4 40101 11³ A6
A4 ³5 10³ A5
ODD ³6 9³ EVEN
GND ³7 8³ /EN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40102, 7440102
8-bit (2-digit) synchronous decade down counter with synchronous and
asynchronous load and reset. Counter outputs only internally connected but
ripple carry and zero detect outputs available.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CLK ³1 ÀÄÄÙ 16³ VCC
/RST ³2 15³ /SLD
/CLKEN ³3 14³ /RCO
P0 ³4 13³ P7
P1 ³5 40102 12³ P6
P2 ³6 11³ P5
P3 ³7 10³ P4
GND ³8 9³ /ALD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40103, 7440103
8-bit synchronous binary down counter with synchronous and asynchronous load
and reset. Counter outputs only internally connected but ripple carry and
zero detect outputs available.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CLK ³1 ÀÄÄÙ 16³ VCC
/RST ³2 15³ /SLD
/CLKEN ³3 14³ /RCO
P0 ³4 13³ P7
P1 ³5 40103 12³ P6
P2 ³6 11³ P5
P3 ³7 10³ P4
GND ³8 9³ /ALD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40104
4-bit 3-state bidirectional shift register with separate shift left and shift
right serial inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
OE ³1 ÀÄÄÙ 16³ VCC ³ S1³ S0º Function ³
D ³2 15³ Q3 ÆÍÍÍØÍÍÍÎÍÍÍÍÍÍÍÍÍÍÍÍÍÍ͵
P3 ³3 14³ Q2 ³ 0 ³ 0 º Reset ³
P2 ³4 13³ Q1 ³ 0 ³ 1 º Shift right ³
P1 ³5 40104 12³ Q0 ³ 1 ³ 0 º Shift left ³
P0 ³6 11³ CLK ³ 1 ³ 1 º Parallel load ³
L ³7 10³ S1 ÀÄÄÄÁÄÄÄÐÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
GND ³8 9³ S0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40105
16x4 3-state asynchronous FIFO with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
OE ³1 ÀÄÄÙ 16³ VCC
/FULL ³2 15³ RD
WR ³3 14³ /EMPTY
D0 ³4 13³ Q0
D1 ³5 40105 12³ Q1
D2 ³6 11³ Q2
D3 ³7 10³ Q3
GND ³8 9³ RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40106
Hex inverters with schmitt-trigger inputs.
0.9V typical input hysteresis at VCC=+5V and 2.3V at VCC=+10V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ /6Y ³ 0 º 1 ³
/2Y ³4 40106 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40107
Dual 2-input open-collector NAND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 8³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 7³ 2B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 40107 6³ 2A ³ 0 ³ 0 º Z ³
GND ³4 5³ /2Y ³ 0 ³ 1 º Z ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 º Z ³
³ 1 ³ 1 º 0 ³
ÀÄÄÄÁÄÄÄÐÄÄÄÙ
#
40108, 40208, 4580
4x4-bit 3-state synchronous triple-port register file.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
1Q3 ³1 ÀÄÄÙ 24³ VCC
1Q2 ³2 23³ 1Q1
1RD ³3 22³ 1Q0
2Q0 ³4 21³ 2RD
2Q1 ³5 20³ D0
2Q2 ³6 19³ D1
2Q3 ³7 40108 18³ D2
WA0 ³8 17³ D3
WA1 ³9 16³ WCLK
2RA1 ³10 15³ WR
2RA0 ³11 14³ 1RA1
GND ³12 13³ 1RA0
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
40109
Quad 3-state noninverting buffer/level shifter.
VDD
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÄÄ¿
VCC ³1 ÀÄÄÙ 16³ VDD ³ A ³ OEº Y ³
1OE ³2 15³ 4OE ÆÍÍÍØÍÍÍÎÍÍÍÍ͵
1A ³3 14³ 4A ³ X ³ 0 º Z ³
1Y ³4 13³ 4Y ³ 0 ³ 1 º GND ³
2Y ³5 40109 12³ ³ 1 ³ 1 º VDD ³
2A ³6 11³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÄÄÙ
2OE ³7 10³ 3A
GND ³8 9³ 3OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4011
Quad 2-input NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³
/2Y ³4 4011 11³ /4Y ³ 0 ³ 1 º 1 ³
2A ³5 10³ /3Y ³ 1 ³ 0 º 1 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40110
4-bit asynchronous decade up/down counter with 7-segment decoder/common-
cathode LED driver, ripple carry and borrow, separate up and down clocks,
clock enable and output latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿
YA ³1 ÀÄÄÙ 16³ VCC
YG ³2 15³ YB
YF ³3 14³ YC
/CLKEN ³4 13³ YD
RST ³5 40110 12³ YE
LE ³6 11³ BORROW
CLKDN ³7 10³ CARRY
GND ³8 9³ CLKUP
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4012
Dual 4-input NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____
/1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD
1A ³2 13³ /2Y ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1B ³3 12³ 2D ³ 0 ³ X ³ X ³ X º 1 ³
1C ³4 4012 11³ 2C ³ 1 ³ 0 ³ X ³ X º 1 ³
1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º 1 ³
³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º 1 ³
GND ³7 8³ ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
4013
Dual D flip-flop with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
1Q ³1 ÀÄÄÙ 14³ VCC ³ D ³CLK³SET³RSTº Q ³/Q ³
/1Q ³2 13³ 2Q ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
1CLK ³3 12³ /2Q ³ X ³ X ³ 0 ³ 1 º 0 ³ 1 ³
1RST ³4 4013 11³ 2CLK ³ X ³ X ³ 1 ³ 0 º 1 ³ 0 ³
1D ³5 10³ 2RST ³ X ³ X ³ 1 ³ 1 º 1 ³ 1 ³
1SET ³6 9³ 2D ³ 0 ³ / ³ 0 ³ 0 º 0 ³ 1 ³
GND ³7 8³ 2SET ³ 1 ³ / ³ 0 ³ 0 º 1 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³!/ ³ 0 ³ 0 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
#
4014
8-bit parallel-in serial-out shift register with three parallel outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
P0 ³1 ÀÄÄÙ 16³ VCC
Q2 ³2 15³ P1
Q0 ³3 14³ P2
P4 ³4 13³ P3
P5 ³5 4014 12³ Q1
P6 ³6 11³ D
P7 ³7 10³ CLK
GND ³8 9³ LD//SH
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40147
10-to-4 line noninverting priority encoder.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A4 ³1 ÀÄÄÙ 16³ VCC
A5 ³2 15³ A0
A6 ³3 14³ Y3
A7 ³4 13³ A3
A8 ³5 40147 12³ A2
Y2 ³6 11³ A1
Y1 ³7 10³ A9
GND ³8 9³ Y0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4015, 744015
Dual 4-bit serial-in parallel-out shift register with asynchronous reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
2CLK ³1 ÀÄÄÙ 16³ VCC
2Q0 ³2 15³ 2D
1Q1 ³3 14³ 2RST
1Q2 ³4 13³ 2Q3
1Q3 ³5 4015 12³ 2Q2
1RST ³6 11³ 2Q1
1D ³7 10³ 1Q0
GND ³8 9³ 1CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4016, 4066, 744016, 744066
Quad analog switches.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1X ³1 ÀÄÄÙ 14³ VCC
1Y ³2 13³ 1EN
2Y ³3 12³ 4EN
2X ³4 4016 11³ 4X
2EN ³5 4066 10³ 4Y
3EN ³6 9³ 3Y
GND ³7 8³ 3X
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4017, 744017
4-bit asynchronous decade counter with fully decoded outputs, reset and both
active high and active low clocks.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q5 ³1 ÀÄÄÙ 16³ VCC
Q1 ³2 15³ RST
Q0 ³3 14³ CLK1
Q2 ³4 13³ /CLK2
Q6 ³5 4017 12³ RCO
Q7 ³6 11³ Q9
Q3 ³7 10³ Q4
GND ³8 9³ Q8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4018
5-stage (divide by 2,4,6,8 or 10) Johnson counter with preset inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
D ³1 ÀÄÄÙ 16³ VCC
P1 ³2 15³ RST
P2 ³3 14³ CLK
/Q2 ³4 13³ /Q5
/Q1 ³5 4018 12³ P5
/Q3 ³6 11³ /Q4
P3 ³7 10³ PE
GND ³8 9³ P4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4019
8-to-4 line noninverting data selector/multiplexer with OR function.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
4A1 ³1 ÀÄÄÙ 16³ VCC ³ A0³ A1³ S1³ S0º Y ³ Y=S0úA0+S1úA1
3A0 ³2 15³ 4A0 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
3A1 ³3 14³ S1 ³ X ³ X ³ 0 ³ 0 º 0 ³
2A0 ³4 13³ Y4 ³ X ³ 0 ³ 0 ³ 1 º 0 ³
2A1 ³5 4019 12³ Y3 ³ 0 ³ X ³ 1 ³ 0 º 0 ³
1A0 ³6 11³ Y2 ³ X ³ 1 ³ X ³ 1 º 1 ³
1A1 ³7 10³ Y1 ³ 1 ³ X ³ 1 ³ X º 1 ³
GND ³8 9³ S0 ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
40194
4-bit bidirectional shift register with asynchronous reset and separate
shift left and shift right serial inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC ³ S1³ S0º Function ³
D ³2 15³ Q3 ÆÍÍÍØÍÍÍÎÍÍÍÍÍÍÍÍÍÍÍÍÍÍ͵
P3 ³3 14³ Q2 ³ 0 ³ 0 º Hold ³
P2 ³4 13³ Q1 ³ 0 ³ 1 º Shift right ³
P1 ³5 40194 12³ Q0 ³ 1 ³ 0 º Shift left ³
P0 ³6 11³ CLK ³ 1 ³ 1 º Parallel load ³
L ³7 10³ S1 ÀÄÄÄÁÄÄÄÐÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
GND ³8 9³ S0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4020, 744020
14-bit asynchronous binary counter with reset.
Q1 and Q2 outputs missing.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q11 ³1 ÀÄÄÙ 16³ VCC
Q12 ³2 15³ Q10
Q13 ³3 14³ Q9
Q5 ³4 13³ Q7
Q4 ³5 4020 12³ Q8
Q6 ³6 11³ RST
Q3 ³7 10³ /CLK
GND ³8 9³ Q0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4021
8-bit parallel-in serial-out shift register with asynchronous load input
and three parallel outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
P0 ³1 ÀÄÄÙ 16³ VCC
Q2 ³2 15³ P1
Q0 ³3 14³ P2
P4 ³4 13³ P3
P5 ³5 4021 12³ Q1
P6 ³6 11³ D
P7 ³7 10³ CLK
GND ³8 9³ LD//SH
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4022
3-bit asynchronous binary counter with fully decoded outputs, reset and both
active high and active low clocks.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q1 ³1 ÀÄÄÙ 16³ VCC
Q0 ³2 15³ RST
Q2 ³3 14³ CLK1
Q5 ³4 13³ /CLK2
Q6 ³5 4022 12³ RCO
³6 11³ Q4
Q3 ³7 10³ Q7
GND ³8 9³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4023
Triple 3-input NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ___
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º/Y ³ /Y = ABC
1B ³2 13³ 3C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2A ³3 12³ 3B ³ 0 ³ X ³ X º 1 ³
2B ³4 4023 11³ 3A ³ 1 ³ 0 ³ X º 1 ³
2C ³5 10³ /3Y ³ 1 ³ 1 ³ 0 º 1 ³
/2Y ³6 9³ /1Y ³ 1 ³ 1 ³ 1 º 0 ³
GND ³7 8³ 1C ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4024, 744024
7-bit asynchronous binary counter with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/CLK ³1 ÀÄÄÙ 14³ VCC
RST ³2 13³
Q6 ³3 12³ Q0
Q5 ³4 4024 11³ Q1
Q4 ³5 10³
Q3 ³6 9³ Q2
GND ³7 8³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4025
Triple 3-input NOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ _____
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º/Y ³ /Y = A+B+C
1B ³2 13³ 3C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2A ³3 12³ 3B ³ 0 ³ 0 ³ 0 º 1 ³
2B ³4 4025 11³ 3A ³ 0 ³ 0 ³ 1 º 0 ³
2C ³5 10³ /3Y ³ 0 ³ 1 ³ X º 0 ³
/2Y ³6 9³ /1Y ³ 1 ³ X ³ X º 0 ³
GND ³7 8³ 1C ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4026
4-bit asynchronous decade counter with 7-segment decoder, display enable,
ripple carry, reset and both active high and active low clocks.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CLK1 ³1 ÀÄÄÙ 16³ VCC
/CLK2 ³2 15³ RST
DEI ³3 14³ YC'
DEO ³4 13³ YC
CO ³5 4026 12³ YB
YF ³6 11³ YE
YG ³7 10³ YA
GND ³8 9³ YD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4027
Dual J-K flip-flops with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
1Q ³1 ÀÄÄÙ 16³ VCC ³ J ³ K ³CLK³SET³RSTº Q ³/Q ³
/1Q ³2 15³ 2Q ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
1CLK ³3 14³ /2Q ³ X ³ X ³ X ³ 1 ³ 1 º 1 ³ 1 ³
1RST ³4 13³ 2CLK ³ X ³ X ³ X ³ 1 ³ 0 º 1 ³ 0 ³
1K ³5 4027 12³ 2RST ³ X ³ X ³ X ³ 0 ³ 1 º 0 ³ 1 ³
1J ³6 11³ 2K ³ 0 ³ 0 ³ / ³ 0 ³ 0 º - ³ - ³
1SET ³7 10³ 2J ³ 0 ³ 1 ³ / ³ 0 ³ 0 º 0 ³ 1 ³
GND ³8 9³ 2SET ³ 1 ³ 0 ³ / ³ 0 ³ 0 º 1 ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 1 ³ / ³ 0 ³ 0 º/Q ³ Q ³
³ X ³ X ³!/ ³ 0 ³ 0 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
#
4028
1-of-10 noninverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
Y4 ³1 ÀÄÄÙ 16³ VCC ³ S3³ S2³ S1³ S0º Y0³ Y1³...³ Y9³
Y2 ³2 15³ Y3 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
Y0 ³3 14³ Y1 ³ 0 ³ 0 ³ 0 ³ 0 º 1 ³ 0 ³ 0 ³ 0 ³
Y7 ³4 13³ S1 ³ 0 ³ 0 ³ 0 ³ 1 º 0 ³ 1 ³ 0 ³ 0 ³
Y9 ³5 4028 12³ S2 ³ . ³ . ³ . ³ . º 0 ³ 0 ³ . ³ 0 ³
Y5 ³6 11³ S3 ³ 1 ³ 0 ³ 0 ³ 1 º 0 ³ 0 ³ 0 ³ 1 ³
Y6 ³7 10³ S0 ³ 1 ³ 0 ³ 1 ³ X º 0 ³ 0 ³ 0 ³ 0 ³
GND ³8 9³ Y8 ³ 1 ³ 1 ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
#
4029
4-bit synchronous binary/decade up/down counter with preset and ripple carry
output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
PE ³1 ÀÄÄÙ 16³ VCC
Q4 ³2 15³ CLK
P4 ³3 14³ Q3
P1 ³4 13³ P3
/RCI ³5 4029 12³ P2
Q1 ³6 11³ Q2
/RCO ³7 10³ U//D
GND ³8 9³ B//D
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4030
Quad 2-input XOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = A$B = (AúB)+(AúB)
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³
2Y ³4 4030 11³ 4Y ³ 0 ³ 1 º 1 ³
2A ³5 10³ 3Y ³ 1 ³ 0 º 1 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4031
64-bit serial-in serial-out shift register.
S selects between D (when 0) and E serial inputs. Y is Q delayed by half a
cycle (i.e. clocked on falling edge).
ÚÄÄÄÂÄÄÂÄÄÄ¿
E ³1 ÀÄÄÙ 16³ VCC
CLK ³2 15³ D
³3 14³
³4 13³
Y ³5 4031 12³
Q ³6 11³
/Q ³7 10³ S
GND ³8 9³ CLKout
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4032
Triple serial adder.
Each section can be used to add long binary words, one bit on each clock
cycle. CRST resets the internal carry flip-flop after one clock delay.
The INV inputs can be used to invert the sum output (giving a 1's-complemented
result).
ÚÄÄÄÂÄÄÂÄÄÄ¿
3ä ³1 ÀÄÄÙ 16³ VCC
3INV ³2 15³ 3A
CLK ³3 14³ 3B
2ä ³4 13³ 2A
2INV ³5 4032 12³ 2B
CRST ³6 11³ 1B
1INV ³7 10³ 1A
GND ³8 9³ 1ä
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4033
4-bit asynchronous decade counter with 7-segment decoder, ripple blanking,
ripple carry, reset and both active high and active low clocks.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CLK1 ³1 ÀÄÄÙ 16³ VCC
/CLK2 ³2 15³ RST
RBI ³3 14³ LT
RBO ³4 13³ YC
CO ³5 4033 12³ YB
YF ³6 11³ YE
YG ³7 10³ YA
GND ³8 9³ YD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4034
8-bit bidirectional shift register with dual parallel I/O ports
and selectable synchronous/asynchronous parallel load.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
A0 ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ B0
A2 ³3 22³ B1
A3 ³4 21³ B2
A4 ³5 20³ B3
A5 ³6 19³ B4
A6 ³7 4034 18³ B5
A7 ³8 17³ B6
ENA ³9 16³ B7
D ³10 15³ CLK
B//A ³11 14³ SY//ASY
GND ³12 13³ LD//SH
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
4035
4-bit inverting/noninverting shift register with J-/K inputs and
asynchronous reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q3 ³1 ÀÄÄÙ 16³ VCC
/INV ³2 15³ Q2
/K ³3 14³ Q1
J ³4 13³ Q0
RST ³5 4035 12³ P0
CLK ³6 11³ P1
LD//SH ³7 10³ P2
GND ³8 9³ P3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4038
Triple negative-edge-triggered serial adder.
Each section can be used to add long binary words, one bit on each clock
cycle. CRST resets the internal carry flip-flop after one clock delay.
The INV inputs can be used to invert the sum output (giving a 1's-complemented
result).
ÚÄÄÄÂÄÄÂÄÄÄ¿
3ä ³1 ÀÄÄÙ 16³ VCC
3INV ³2 15³ 3A
/CLK ³3 14³ 3B
2ä ³4 13³ 2A
2INV ³5 4038 12³ 2B
CRST ³6 11³ 1B
1INV ³7 10³ 1A
GND ³8 9³ 1ä
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4040, 744040
12-bit asynchronous binary counter with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q11 ³1 ÀÄÄÙ 16³ VCC
Q5 ³2 15³ Q10
Q4 ³3 14³ Q9
Q6 ³4 13³ Q7
Q3 ³5 4040 12³ Q8
Q2 ³6 11³ RST
Q1 ³7 10³ /CLK
GND ³8 9³ Q0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4041
Quad buffers with complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄÂÄÄÄ¿
1Y ³1 ÀÄÄÙ 14³ VCC ³ A º Y ³/Y ³ Y = A
/1Y ³2 13³ 4A ÆÍÍÍÎÍÍÍØÍÍ͵
1A ³3 12³ /4Y ³ 0 º 0 ³ 1 ³
2Y ³4 4041 11³ 4Y ³ 1 º 1 ³ 0 ³
/2Y ³5 10³ 3A ÀÄÄÄÐÄÄÄÁÄÄÄÙ
2A ³6 9³ /3Y
GND ³7 8³ 3Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4042
4-bit transparent latch with selectable latch enable polarity and
complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
Q3 ³1 ÀÄÄÙ 16³ VCC ³ LE³ LP³ D º Q ³/Q ³
Q0 ³2 15³ /Q3 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
/Q0 ³3 14³ D3 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³
D0 ³4 13³ D2 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³
LE ³5 4042 12³ /Q2 ³ 1 ³ 0 ³ X º - ³ - ³
LP ³6 11³ Q2 ³ 1 ³ 1 ³ 0 º 0 ³ 1 ³
D2 ³7 10³ Q1 ³ 1 ³ 1 ³ 1 º 1 ³ 0 ³
GND ³8 9³ /Q1 ³ 0 ³ 1 ³ X º - ³ - ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
#
4043
Quad 3-state S-R latches with overriding set.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1Q ³1 ÀÄÄÙ 16³ VCC ³ S ³ R ³ OEº Q ³
2Q ³2 15³ 1R ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2R ³3 14³ 1S ³ X ³ X ³ 0 º Z ³
2S ³4 13³ ³ 0 ³ 0 ³ 1 º - ³
OE ³5 4043 12³ 4S ³ 0 ³ 1 ³ 1 º 1 ³
3S ³6 11³ 4R ³ 1 ³ 0 ³ 1 º 0 ³
3R ³7 10³ 4Q ³ 1 ³ 1 ³ 1 º 1 ³
GND ³8 9³ 3Q ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4044
Quad 3-state S-R latches with overriding reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1Q ³1 ÀÄÄÙ 16³ VCC ³ S ³ R ³ OEº Q ³
³2 15³ 4S ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2S ³3 14³ 4R ³ X ³ X ³ 0 º Z ³
2R ³4 13³ 2Q ³ 0 ³ 0 ³ 1 º - ³
OE ³5 4044 12³ 4R ³ 0 ³ 1 ³ 1 º 1 ³
3S ³6 11³ 4S ³ 1 ³ 0 ³ 1 º 0 ³
3R ³7 10³ 4Q ³ 1 ³ 1 ³ 1 º 0 ³
GND ³8 9³ 3Q ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4045
21-bit asynchronous binary counter with oscillator and reset input.
Only two 3% duty cycle outputs (180ø out of phase) from the last counter stage
are available. Can be used to generate a 1Hz clock signal using a 2.097152MHz
crystal. P and N MOSFET source connections from the oscillator inverter are
brought out of the package to allow the use of source resistors, but usually
pS=VCC and nS=GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
pS ³1 ÀÄÄÙ 16³ X1
nS ³2 15³ X0
VCC ³3 14³ GND
³4 13³
³5 4045 12³
³6 11³
QA ³7 10³
QB ³8 9³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4046, 744046
Phase Locked Loop.
ÚÄÄÄÂÄÄÂÄÄÄ¿
PCPout ³1 ÀÄÄÙ 16³ VCC
PC1out ³2 15³ Zener
PCinB ³3 14³ PCinA
VCOout ³4 13³ PC2out
/EN ³5 4046 12³ R2
C1A ³6 11³ R1
C1B ³7 10³ SFout
GND ³8 9³ VCOin
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4047
Low-power astable/monostable multivibrator with oscillator output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Cext ³1 ÀÄÄÙ 14³ VCC
Rext ³2 13³ OSC
RCext ³3 12³ RETRIG
/AST ³4 4047 11³ /Q
AST ³5 10³ Q
/TR ³6 9³ RST
GND ³7 8³ TR
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4048
3-state 8-input multifunction gate.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
Y ³1 ÀÄÄÙ 16³ VCC ³ S2³ S1³ S0³ OEº Output function ³
OE ³2 15³ X ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ͵
A ³3 14³ H ³ X ³ X ³ X ³ 0 º Z ³
B ³4 13³ G ³ 0 ³ 0 ³ 0 ³ 1 º 8-input NOR ³
C ³5 4048 12³ F ³ 0 ³ 0 ³ 1 ³ 1 º 8-input OR ³
D ³6 11³ E ³ 0 ³ 1 ³ 0 ³ 1 º 2-wide 4-input OR-AND ³
S1 ³7 10³ S2 ³ 0 ³ 1 ³ 1 ³ 1 º 2-wide 4-input OR-NAND ³
GND ³8 9³ S0 ³ 1 ³ 0 ³ 0 ³ 1 º 8-input AND ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ 1 ³ 1 º 8-input NAND ³
³ 1 ³ 1 ³ 0 ³ 1 º 2-wide 4-input AND-NOR ³
³ 1 ³ 1 ³ 1 ³ 1 º 2-wide 4-input AND-OR ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
4049, 744049
Hex inverters with high-to-low level shifter inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
VCC ³1 ÀÄÄÙ 16³ ³ A º/Y ³ /Y = A
/Y1 ³2 15³ /Y6 ÆÍÍÍÎÍÍ͵
A1 ³3 14³ A6 ³ 0 º 1 ³
/Y2 ³4 13³ ³ 1 º 0 ³
A2 ³5 4049 12³ /Y5 ÀÄÄÄÐÄÄÄÙ
/Y3 ³6 11³ A5
A3 ³7 10³ /Y4
GND ³8 9³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4050, 744050
Hex buffers with high-to-low level shifter inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿
VCC ³1 ÀÄÄÙ 16³ ³ A º Y ³ Y = A
Y1 ³2 15³ Y6 ÆÍÍÍÎÍÍ͵
A1 ³3 14³ A6 ³ 0 º 0 ³
Y2 ³4 13³ ³ 1 º 1 ³
A2 ³5 4050 12³ Y5 ÀÄÄÄÐÄÄÄÙ
Y3 ³6 11³ A5
A3 ³7 10³ Y4
GND ³8 9³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4051, 744051
8-to-1 line analog multiplexer/demultiplexer with dual power supply.
VEE supply may not be more positive than GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
X4 ³1 ÀÄÄÙ 16³ VCC
X6 ³2 15³ X2
Y ³3 14³ X1
X7 ³4 13³ X0
X5 ³5 4051 12³ X3
/EN ³6 11³ S0
VEE ³7 10³ S1
GND ³8 9³ S2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4052, 744052
8-to-2 line analog multiplexer/demultiplexer with dual power supply.
VEE supply may not be more positive than GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1X0 ³1 ÀÄÄÙ 16³ VCC
1X2 ³2 15³ 2X2
1Y ³3 14³ 2X1
1X3 ³4 13³ 2Y
1X1 ³5 4052 12³ 2X0
/EN ³6 11³ 2X3
VEE ³7 10³ S0
GND ³8 9³ S1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4053, 744053
Triple 2-to-1 line analog multiplexer/demultiplexer with dual power supply.
VEE supply may not be more positive than GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1X0 ³1 ÀÄÄÙ 16³ VCC
1X1 ³2 15³ 1Y
2X1 ³3 14³ 3Y
2Y ³4 13³ 3X1
2X0 ³5 4053 12³ 3X0
/EN ³6 11³ 3S
VEE ³7 10³ 1S
GND ³8 9³ 2S
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4054
Quad level shifters/LCD drivers with input latches.
A level-shifted inverse of the í (phase) input should be connected to the
backplane of the LCD; this can be done by using one section of the 4054
with A=0 and LE=1.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _
1LE ³1 ÀÄÄÙ 16³ VCC ³ LE³ A º R ³ Y = R$í
í ³2 15³ 1A ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 14³ 2LE ³ 0 ³ X º - ³
2Y ³4 13³ 2A ³ 1 ³ 0 º 0 ³
3Y ³5 4054 12³ 3LE ³ 1 ³ 1 º 1 ³
4Y ³6 11³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
VEE ³7 10³ 4LE
GND ³8 9³ 4A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4055
BCD to 7-segment decoder/LCD driver.
The ío (phase) output should be connected to the backplane of the LCD.
ÚÄÄÄÂÄÄÂÄÄÄ¿
ío ³1 ÀÄÄÙ 16³ VCC
A2 ³2 15³ YF
A1 ³3 14³ YG
A3 ³4 13³ YE
A0 ³5 4055 12³ YD
íi ³6 11³ YC
VEE ³7 10³ YB
GND ³8 9³ YA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4056
BCD to 7-segment decoder/LCD driver with input latches.
A level-shifted inverse of the í (phase) input should be connected to the
backplane of the LCD.
ÚÄÄÄÂÄÄÂÄÄÄ¿
LE ³1 ÀÄÄÙ 16³ VCC
A2 ³2 15³ YF
A1 ³3 14³ YG
A3 ³4 13³ YE
A0 ³5 4056 12³ YD
í ³6 11³ YC
VEE ³7 10³ YB
GND ³8 9³ YA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4059
Divide by N counter.
Ka, Kb, Kc are the modulus (divide by number) of the 1st and last
counting sections. N can range from 3 to 15999. The down-counter
is preset by 15 jam inputs.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
CLK ³1 ÀÄÄÙ 24³ VCC
LD ³2 23³ Q
J1 ³3 22³ J5
J2 ³4 21³ J6
J3 ³5 20³ J7
J4 ³6 19³ J8
J16 ³7 4059 18³ J9
J15 ³8 17³ J10
J14 ³9 16³ J11
J13 ³10 15³ J12
Kc ³11 14³ Ka
GND ³12 13³ Kb
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
4060, 744060
14-bit asynchronous binary counter with oscillator and reset input.
Q0,Q1,Q2 and Q10 outputs are missing.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q11 ³1 ÀÄÄÙ 16³ VCC
Q12 ³2 15³ Q9
Q13 ³3 14³ Q7
Q5 ³4 13³ Q8
Q4 ³5 4060 12³ RST
Q6 ³6 11³ X1
Q3 ³7 10³ X0
GND ³8 9³ X2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4063
4-bit noninverting magnitude comparator with cascade inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B3 ³1 ÀÄÄÙ 16³ VCC
IA<B ³2 15³ A3
IA=B ³3 14³ B2
IA>B ³4 13³ A2
OA>B ³5 4063 12³ A1
OA=B ³6 11³ B1
OA<B ³7 10³ A0
GND ³8 9³ B0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4067, 744067
16-to-1 line analog multiplexer/demultiplexer.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
Y ³1 ÀÄÄÙ 24³ VCC
X7 ³2 23³ X8
X6 ³3 22³ X9
X5 ³4 21³ X10
X4 ³5 20³ X11
X3 ³6 19³ X12
X2 ³7 4067 18³ X13
X1 ³8 17³ X14
X0 ³9 16³ X15
S0 ³10 15³ /EN
S1 ³11 14³ S2
GND ³12 13³ S3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
4068
8-input AND/NAND gate with complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Y ³1 ÀÄÄÙ 14³ VCC Y = ABCDEFGH
A ³2 13³ /Y
B ³3 12³ H
C ³4 4068 11³ G
D ³5 10³ F
³6 9³ E
GND ³7 8³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4069
Hex inverters.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ /6Y ³ 0 º 1 ³
/2Y ³4 4069 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4070
Quad 2-input XOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = A$B = (AúB)+(AúB)
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³
2Y ³4 4070 11³ 4Y ³ 0 ³ 1 º 1 ³
2A ³5 10³ 3Y ³ 1 ³ 0 º 1 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4071
Quad 2-input OR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = A+B
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³
/2Y ³4 4071 11³ /4Y ³ 0 ³ 1 º 1 ³
2A ³5 10³ /3Y ³ 1 ³ 0 º 1 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 1 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4072
Dual 4-input OR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ Y = A+B+C+D
1A ³2 13³ 2Y ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1B ³3 12³ 2D ³ 0 ³ 0 ³ 0 ³ 0 º 0 ³
1C ³4 4072 11³ 2C ³ 0 ³ 0 ³ 0 ³ 1 º 1 ³
1D ³5 10³ 2B ³ 0 ³ 0 ³ 1 ³ X º 1 ³
³6 9³ 2A ³ 0 ³ 1 ³ X ³ X º 1 ³
GND ³7 8³ ³ 1 ³ X ³ X ³ X º 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
4073
Triple 3-input AND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º Y ³ Y = ABC
1B ³2 13³ 3A ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2A ³3 12³ 3B ³ 0 ³ X ³ X º 0 ³
2B ³4 4073 11³ 3C ³ 1 ³ 0 ³ X º 0 ³
2C ³5 10³ 3Y ³ 1 ³ 1 ³ 0 º 0 ³
2Y ³6 9³ 1Y ³ 1 ³ 1 ³ 1 º 1 ³
GND ³7 8³ 1C ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4075, 744075
Triple 3-input OR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º Y ³ Y = A+B+C
1B ³2 13³ 3A ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2A ³3 12³ 3B ³ 0 ³ 0 ³ 0 º 0 ³
2B ³4 4075 11³ 3C ³ 0 ³ 0 ³ 1 º 1 ³
2C ³5 10³ 3Y ³ 0 ³ 1 ³ X º 1 ³
2Y ³6 9³ 1Y ³ 1 ³ X ³ X º 1 ³
GND ³7 8³ 1C ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4076
4-bit 3-state D flip-flop with reset, dual clock enables and dual
output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 16³ VCC
/OE2 ³2 15³ RST
Q0 ³3 14³ D0
Q1 ³4 13³ D1
Q2 ³5 4076 12³ D2
Q3 ³6 11³ D3
CLK ³7 10³ /CLKEN1
GND ³8 9³ /CLKEN2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4077
Quad 2-input XNOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ Y = A$B
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³
/2Y ³4 4077 11³ /4Y ³ 0 ³ 1 º 0 ³
2A ³5 10³ /3Y ³ 1 ³ 0 º 0 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 1 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4078, 744078
8-input OR/NOR gate with complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Y ³1 ÀÄÄÙ 14³ VCC Y=A+B+C+D+E+F+G+H
A ³2 13³ /Y
B ³3 12³ H
C ³4 4078 11³ G
D ³5 10³ F
³6 9³ E
GND ³7 8³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4081
Quad 2-input AND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³
2Y ³4 4081 11³ 4Y ³ 0 ³ 1 º 0 ³
2A ³5 10³ 3Y ³ 1 ³ 0 º 0 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 1 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4082
Dual 4-input AND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º Y ³ Y = ABCD
1A ³2 13³ 2Y ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1B ³3 12³ 2D ³ 0 ³ X ³ X ³ X º 0 ³
1C ³4 4082 11³ 2C ³ 1 ³ 0 ³ X ³ X º 0 ³
1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º 0 ³
³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º 0 ³
GND ³7 8³ ³ 1 ³ 1 ³ 1 ³ 1 º 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
4085
Dual 3-wide 2/1-input AND-NOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ _______
1A ³1 ÀÄÄÙ 14³ VCC /Y = AB+CD+E
1B ³2 13³ 1D
/1Y ³3 12³ 1C
/2Y ³4 4085 11³ 1E
2A ³5 10³ 2E
2B ³6 9³ 2D
GND ³7 8³ 2C
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4086
6-wide 2/1-input AND-NOR gate.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ________________
A ³1 ÀÄÄÙ 14³ VCC /Y = AB+CD+EF+GH+J+/K
B ³2 13³ H
/Y ³3 12³ G
³4 4086 11³ K
C ³5 10³ J
D ³6 9³ F
GND ³7 8³ E
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4089
4-bit synchronous binary rate multiplier.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q15 ³1 ÀÄÄÙ 16³ VCC
D2 ³2 15³ D1
D3 ³3 14³ D0
SET ³4 13³ RST
/Q ³5 4089 12³ CASC
Q ³6 11³ CIN
COUT ³7 10³ STB
GND ³8 9³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4093
Quad 2-input NAND gates with schmitt-trigger inputs.
0.9V typical input hysteresis at VCC=+5V and 2.3V at VCC=+10V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³
/2Y ³4 4093 11³ /4Y ³ 0 ³ 1 º 1 ³
2A ³5 10³ /3Y ³ 1 ³ 0 º 1 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4094
8-bit 3-state serial-in/parallel-out shift register with output latches.
Y is Q0 delayed by half a cycle (i.e. clocked on falling edge).
ÚÄÄÄÂÄÄÂÄÄÄ¿
LE ³1 ÀÄÄÙ 16³ VCC
D ³2 15³ OE
CLK ³3 14³ P3
P7 ³4 13³ P2
P6 ³5 4094 12³ P1
P5 ³6 11³ P0
P4 ³7 10³ Y
GND ³8 9³ Q0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4095
J-K flip-flop with triple ANDed J an K inputs, set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 14³ VCC ³J1úJ2úJ3³K1úK2úK3³CLK³SET³RSTº Q ³/Q ³
RST ³2 13³ SET ÆÍÍÍÍÍÍÍÍØÍÍÍÍÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
J1 ³3 12³ CLK ³ X ³ X ³ X ³ 1 ³ 1 º 0 ³ 0 ³
J2 ³4 4095 11³ K3 ³ X ³ X ³ X ³ 1 ³ 0 º 1 ³ 0 ³
J3 ³5 10³ K2 ³ X ³ X ³ X ³ 0 ³ 1 º 0 ³ 1 ³
/Q ³6 9³ K1 ³ 0 ³ 0 ³ / ³ 0 ³ 0 º - ³ - ³
GND ³7 8³ Q ³ 0 ³ 1 ³ / ³ 0 ³ 0 º 0 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ / ³ 0 ³ 0 º 1 ³ 0 ³
³ 1 ³ 1 ³ / ³ 0 ³ 0 º/Q ³ Q ³
³ X ³ X ³!/ ³ 0 ³ 0 º - ³ - ³
ÀÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
#
4096
J-K flip-flop with triple ANDed J an K inputs (one inverted), set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 14³ VCC ³J1úJ2ú/J3³K1úK2ú/K3³CLK³SET³RSTº Q ³/Q ³
RST ³2 13³ SET ÆÍÍÍÍÍÍÍÍÍØÍÍÍÍÍÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
J1 ³3 12³ CLK ³ X ³ X ³ X ³ 1 ³ 1 º 0 ³ 0 ³
J2 ³4 4095 11³ K1 ³ X ³ X ³ X ³ 1 ³ 0 º 1 ³ 0 ³
/J3 ³5 10³ K2 ³ X ³ X ³ X ³ 0 ³ 1 º 0 ³ 1 ³
/Q ³6 9³ /K3 ³ 0 ³ 0 ³ / ³ 0 ³ 0 º - ³ - ³
GND ³7 8³ Q ³ 0 ³ 1 ³ / ³ 0 ³ 0 º 0 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ / ³ 0 ³ 0 º 1 ³ 0 ³
³ 1 ³ 1 ³ / ³ 0 ³ 0 º/Q ³ Q ³
³ X ³ X ³!/ ³ 0 ³ 0 º - ³ - ³
ÀÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
#
4097
16-to-2 line analog multiplexer/demultiplexer.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
1Y ³1 ÀÄÄÙ 24³ VCC
1X7 ³2 23³ 2X0
1X6 ³3 22³ 2X1
1X5 ³4 21³ 2X2
1X4 ³5 20³ 2X3
1X3 ³6 19³ 2X4
1X2 ³7 4097 18³ 2X5
1X1 ³8 17³ 2Y
1X0 ³9 16³ 2X6
S0 ³10 15³ 2X7
S1 ³11 14³ S2
GND ³12 13³ /EN
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
4098
Dual monostable multivibrator, retriggerable, resettable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Cext ³1 ÀÄÄÙ 16³ VCC
1RCext ³2 15³ 2Cext
1RST ³3 14³ 2RCext
1TR ³4 13³ 2RST
/1TR ³5 4098 12³ 2TR
1Q ³6 11³ /2TR
/1Q ³7 10³ 2Q
GND ³8 9³ /2Q
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4099
1-of-8 addressable latch with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q7 ³1 ÀÄÄÙ 16³ VCC
RST ³2 15³ Q6
D ³3 14³ Q5
/WR ³4 13³ Q4
A0 ³5 4099 12³ Q3
A1 ³6 11³ Q2
A2 ³7 10³ Q1
GND ³8 9³ Q0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
41256, 41257
256kx1 DRAM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A8 ³1 ÀÄÄÙ 16³ GND
D ³2 15³ /CAS
/WE ³3 14³ Q
/RAS ³4 41256 13³ A6
A0 ³5 41257 12³ A3
A2 ³6 11³ A4
A1 ³7 10³ A5
VCC ³8 9³ A7
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4164
64kx1 DRAM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 16³ GND
D ³2 15³ /CAS
/WE ³3 14³ Q
/RAS ³4 4164 13³ A6
A0 ³5 12³ A3
A2 ³6 11³ A4
A1 ³7 10³ A5
VCC ³8 9³ A7
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
421000, 421001, 421002
1Mx1 DRAM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
D ³1 ÀÄÄÙ 18³ GND
/WE ³2 17³ Q
/RAS ³3 16³ /CAS
³4 15³ A9
A0 ³5 42 14³ A8
A1 ³6 100x 13³ A7
A2 ³7 12³ A6
A3 ³8 11³ A5
VCC ³9 10³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
424100
4Mx1 DRAM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
D ³1 ÀÄÄÙ 26³ GND
/WE ³2 25³ Q
/RAS ³3 24³ /CAS
³4 23³
A10 ³5 22³ A9
³ ³
³ 424100 ³
³ ³
A0 ³9 18³ A8
A1 ³10 17³ A7
A2 ³11 16³ A6
A3 ³12 15³ A5
VCC ³13 14³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
424400
1Mx4 DRAM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
D0 ³1 ÀÄÄÙ 26³ GND
D1 ³2 25³ D3
/WE ³3 24³ D2
/RAS ³4 23³ /CAS
A9 ³5 22³ /OE
³ ³
³ 424400 ³
³ ³
A0 ³9 18³ A8
A1 ³10 17³ A7
A2 ³11 16³ A6
A3 ³12 15³ A5
VCC ³13 14³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4316, 744316
Quad analog switches with enable input and dual power supply.
VEE supply may not be more positive than GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1X ³1 ÀÄÄÙ 16³ VCC
1Y ³2 15³ 1EN
2Y ³3 14³ 4EN
2X ³4 13³ 4X
2EN ³5 4316 12³ 4Y
3EN ³6 11³ 3Y
EN ³7 10³ 3X
GND ³8 9³ VEE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4351, 744351
8-to-1 line analog multiplexer/demultiplexer with address latch and dual
power supply.
VEE supply may not be more positive than GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1X0 ³1 ÀÄÄÙ 18³ VCC
1X1 ³2 17³ X2
2X1 ³3 16³ X1
2Y ³4 15³ X0
2X0 ³5 4351 14³ X3
/EN ³6 13³ S0
EN ³7 12³ S1
VEE ³8 11³ S2
GND ³9 10³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4352, 744352
8-to-2 line analog multiplexer/demultiplexer with address latch and dual
power supply.
VEE supply may not be more positive than GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1X0 ³1 ÀÄÄÙ 18³ VCC
1X2 ³2 17³ 2X2
1Y ³3 16³ 2X1
1X3 ³4 15³ 2Y
1X1 ³5 4352 14³ 2X0
/EN ³6 13³ 2X3
EN ³7 12³ S0
VEE ³8 11³ S1
GND ³9 10³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4353, 744353
Triple 2-to-1 line analog multiplexer/demultiplexer with address latch and
dual power supply.
VEE supply may not be more positive than GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1X0 ³1 ÀÄÄÙ 18³ VCC
1X1 ³2 17³ 1Y
2X1 ³3 16³ 3Y
2Y ³4 15³ 3X1
2X0 ³5 4353 14³ 3X0
/EN ³6 13³ 3S
EN ³7 12³ 1S
VEE ³8 11³ 2S
GND ³9 10³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
44256, 44258
256kx4 DRAM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
D0 ³1 ÀÄÄÙ 20³ GND
D1 ³2 19³ D3
/WE ³3 18³ D2
/RAS ³4 17³ /CAS
³5 44256 16³ /OE
A0 ³6 44258 15³ A8
A1 ³7 14³ A7
A2 ³8 13³ A6
A3 ³9 12³ A5
VCC ³10 11³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4464
64kx4 DRAM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE ³1 ÀÄÄÙ 18³ GND
D0 ³2 17³ D3
D1 ³3 16³ /CAS
/WE ³4 15³ D2
/RAS ³5 4464 14³ A0
A6 ³6 13³ A1
A5 ³7 12³ A2
A4 ³8 11³ A3
VCC ³9 10³ A7
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4500
Industrial Control Unit.
If you _really_ want to use this RRRRISC, try to get the 'MC14500B Industrial
Control Unit Handbook' from Motorola (sorry, no ISBN number).
ÚÄÄÄÂÄÄÂÄÄÄ¿
RST ³1 ÀÄÄÙ 16³ VCC
WR ³2 15³ RR
D ³3 14³ X0
I3 ³4 13³ X1
I2 ³5 4500 12³ JMP
I1 ³6 11³ RTN
I0 ³7 10³ FLG0
GND ³8 9³ FLGF
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4502
6-bit 3-state inverting buffer/line driver with NOR inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
A0 ³1 ÀÄÄÙ 16³ VCC ³/OE³ A ³ B º/Y ³
/Y0 ³2 15³ A5 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
A1 ³3 14³ /Y5 ³ 1 ³ X ³ X º Z ³
/OE ³4 13³ A4 ³ 0 ³ 0 ³ 0 º 1 ³
/Y1 ³5 4502 12³ B ³ 0 ³ 1 ³ 0 º 0 ³
A2 ³6 11³ /Y4 ³ 0 ³ X ³ 1 º 0 ³
/Y2 ³7 10³ A3 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 9³ /Y3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4503
2/4-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
/1OE ³1 ÀÄÄÙ 16³ VCC ³/OE³ A º Y ³
1A1 ³2 15³ /2OE ÆÍÍÍØÍÍÍÎÍÍ͵
1Y1 ³3 14³ 2A2 ³ 1 ³ X º Z ³
1A2 ³4 13³ 2Y2 ³ 0 ³ 0 º 0 ³
1Y2 ³5 4503 12³ 2A1 ³ 0 ³ 1 º 1 ³
1A3 ³6 11³ 2Y1 ÀÄÄÄÁÄÄÄÐÄÄÄÙ
1Y3 ³7 10³ 1A4
GND ³8 9³ 1Y4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4508
Dual 4-bit 3-state transparent latch with reset.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1RST ³1 ÀÄÄÙ 24³ VCC ³/OE³ LE³ D º Q ³
1LE ³2 23³ 2Q3 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
/1OE ³3 22³ 2D3 ³ 1 ³ X ³ X º Z ³
1D0 ³4 21³ 2Q2 ³ 0 ³ 0 ³ X º - ³
1Q0 ³5 20³ 2D2 ³ 0 ³ 1 ³ 0 º 0 ³
1D1 ³6 19³ 2Q1 ³ 0 ³ 1 ³ 1 º 1 ³
1Q1 ³7 4508 18³ 2D1 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
1D2 ³8 17³ 2Q0
1Q2 ³9 16³ 2D0
1D3 ³10 15³ /2OE
1Q3 ³11 14³ 2LE
GND ³12 13³ 2RST
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
4510
4-bit synchronous binary up/down counter with asynchronous load, reset and
ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
LD ³1 ÀÄÄÙ 16³ VCC
Q3 ³2 15³ CLK
P3 ³3 14³ Q2
P0 ³4 13³ P2
/RCI ³5 4510 12³ P1
Q0 ³6 11³ Q1
/RCO ³7 10³ UP//DN
GND ³8 9³ RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4511, 744511
BCD to 7-segment decoder/common-cathode LED driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 16³ VCC
A2 ³2 15³ YF
/LT ³3 14³ YG
/BI ³4 13³ YA
/LE ³5 4511 12³ YB
A3 ³6 11³ YC
A0 ³7 10³ YD
GND ³8 9³ YE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4512
8-to-1 line 3-state data selector/multiplexer with AND inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 16³ VCC Y = Anú/B
A1 ³2 15³ /OE
A2 ³3 14³ Y
A3 ³4 13³ S2
A4 ³5 4512 12³ S1
A5 ³6 11³ S0
A6 ³7 10³ /B
GND ³8 9³ A7
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4514, 744514
1-of-16 noninverting decoder/demultiplexer with address latches.
ÚÄÄÄÂÄÄÂÄÄÄ¿
LE ³1 ÀÄÄÙ 24³ VCC
S0 ³2 23³ /EN
S1 ³3 22³ S3
Y7 ³4 21³ S2
Y6 ³5 20³ Y10
Y5 ³6 19³ Y11
Y4 ³7 4514 18³ Y8
Y3 ³8 17³ Y9
Y2 ³9 16³ Y15
Y1 ³10 15³ Y14
Y0 ³11 14³ Y13
GND ³12 13³ Y12
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4515, 744515
1-of-16 inverting decoder/demultiplexer with address latches.
ÚÄÄÄÂÄÄÂÄÄÄ¿
LE ³1 ÀÄÄÙ 24³ VCC
S0 ³2 23³ /EN
S1 ³3 22³ S3
/Y7 ³4 21³ S2
/Y6 ³5 20³ /Y10
/Y5 ³6 19³ /Y11
/Y4 ³7 4515 18³ /Y8
/Y3 ³8 17³ /Y9
/Y2 ³9 16³ /Y15
/Y1 ³10 15³ /Y14
/Y0 ³11 14³ /Y13
GND ³12 13³ /Y12
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4516
4-bit synchronous decade up/down counter with asynchronous load, reset and
ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
LD ³1 ÀÄÄÙ 16³ VCC
Q3 ³2 15³ CLK
P3 ³3 14³ Q2
P0 ³4 13³ P2
/RCI ³5 4516 12³ P1
Q0 ³6 11³ Q1
/RCO ³7 10³ UP//DN
GND ³8 9³ RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4517
Dual 64-bit 3-state serial-in serial-out shift register with 4 serial
in/outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Q48 ³1 ÀÄÄÙ 16³ VCC
1Q16 ³2 15³ 2Q48
1WR ³3 14³ 2Q16
1CLK ³4 13³ 2WR
1Q0 ³5 4517 12³ 2CLK
1Q32 ³6 11³ 2Q0
1D ³7 10³ 2Q32
GND ³8 9³ 2D
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4518, 744518
Dual 4-bit asynchronous decade counters with reset and both active high and
active low clocks.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1CLK ³1 ÀÄÄÙ 16³ VCC
/1CLK ³2 15³ 2RST
1Q0 ³3 14³ 2Q3
1Q1 ³4 13³ 2Q2
1Q2 ³5 4518 12³ 2Q1
1Q3 ³6 11³ 2Q0
1RST ³7 10³ /2CLK
GND ³8 9³ 2CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4520, 744520
Dual 4-bit asynchronous binary counters with reset and both active high and
active low clocks.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1CLK ³1 ÀÄÄÙ 16³ VCC
/1CLK ³2 15³ 2RST
1Q0 ³3 14³ 2Q3
1Q1 ³4 13³ 2Q2
1Q2 ³5 4520 12³ 2Q1
1Q3 ³6 11³ 2Q0
1RST ³7 10³ /2CLK
GND ³8 9³ 2CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4527
4-bit synchronous decade rate multiplier.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q9 ³1 ÀÄÄÙ 16³ VCC
D2 ³2 15³ D1
D3 ³3 14³ D0
SET9 ³4 13³ RST
/Q ³5 4527 12³ CASC
Q ³6 11³ CIN
COUT ³7 10³ STB
GND ³8 9³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4532
8-to-3 line noninverting priority encoder with cascade inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A4 ³1 ÀÄÄÙ 16³ VCC
A5 ³2 15³ EO
A6 ³3 14³ GS
A7 ³4 13³ A3
EI ³5 4532 12³ A2
Y2 ³6 11³ A1
Y1 ³7 10³ A0
GND ³8 9³ Y0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4536
24-bit programmable frequency divider/digital timer with oscillator,
set and reset inputs. Digitally programmable from 2^1 to 2^24.
Connect MONO via a >10kê resistor to ground for square wave output,
or to a RC network (R to VCC) for a controlled output pulse width.
Maximum guaranteed clock frequency is 500kHz at VCC=+5V (what a pity!!!).
ÚÄÄÄÂÄÄÂÄÄÄ¿
SET ³1 ÀÄÄÙ 16³ VCC
RST ³2 15³ MONO
X1 ³3 14³ /XEN
X0 ³4 13³ Q
X2 ³5 4536 12³ S3
/DIV256 ³6 11³ S2
CLKEN ³7 10³ S1
GND ³8 9³ S0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4538, 744538
Dual precision monostable multivibrator with Schmitt-trigger inputs.
Retriggerable, resettable.
For 74HC4538 the Cext pin may be grounded.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Cext ³1 ÀÄÄÙ 16³ VCC
1RCext ³2 15³ 2Cext
1RST ³3 14³ 2RCext
1TR ³4 13³ 2RST
/1TR ³5 4538 12³ 2TR
1Q ³6 11³ /2TR
/1Q ³7 10³ 2Q
GND ³8 9³ /2Q
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4543, 744543
BCD to 7-segment decoder/LCD driver with input latch.
The í (phase) input should be connected to the backplane of the LCD.
ÚÄÄÄÂÄÄÂÄÄÄ¿
LE ³1 ÀÄÄÙ 16³ VCC
A2 ³2 15³ YF
A1 ³3 14³ YG
A3 ³4 13³ YE
A0 ³5 4543 12³ YD
í ³6 11³ YC
BI ³7 10³ YB
GND ³8 9³ YA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4555
Dual 1-of-4 noninverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
/1EN ³1 ÀÄÄÙ 16³ VCC ³/EN³ S1³ S0º Y0³ Y1³ Y2³ Y3³
1S0 ³2 15³ /2EN ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
1S1 ³3 14³ 2S0 ³ 1 ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
1Y0 ³4 13³ 2S1 ³ 0 ³ 0 ³ 0 º 1 ³ 0 ³ 0 ³ 0 ³
1Y1 ³5 4555 12³ 2Y0 ³ 0 ³ 0 ³ 1 º 0 ³ 1 ³ 0 ³ 0 ³
1Y2 ³6 11³ 2Y1 ³ 0 ³ 1 ³ 0 º 0 ³ 0 ³ 1 ³ 0 ³
1Y3 ³7 10³ 2Y2 ³ 0 ³ 1 ³ 1 º 0 ³ 0 ³ 0 ³ 1 ³
GND ³8 9³ 2Y3 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4556
Dual 1-of-4 inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
/1EN ³1 ÀÄÄÙ 16³ VCC ³/EN³ S1³ S0º/Y0³/Y1³/Y2³/Y3³
1S0 ³2 15³ /2EN ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
1S1 ³3 14³ 2S0 ³ 1 ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
/1Y0 ³4 13³ 2S1 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³ 1 ³ 1 ³
/1Y1 ³5 4556 12³ /2Y0 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³ 1 ³ 1 ³
/1Y2 ³6 11³ /2Y1 ³ 0 ³ 1 ³ 0 º 1 ³ 1 ³ 0 ³ 1 ³
/1Y3 ³7 10³ /2Y2 ³ 0 ³ 1 ³ 1 º 1 ³ 1 ³ 1 ³ 0 ³
GND ³8 9³ /2Y3 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4585
4-bit noninverting magnitude comparator with cascade inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B2 ³1 ÀÄÄÙ 16³ VCC
A2 ³2 15³ A3
OA=B ³3 14³ B3
IA>B ³4 13³ OA>B
IA<B ³5 4585 12³ OA<B
IA=B ³6 11³ B0
A1 ³7 10³ A0
GND ³8 9³ B1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
4599
1-of-8 addressable latch with readback and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q7 ³1 ÀÄÄÙ 18³ VCC
RST ³2 17³ Q6
D ³3 16³ Q5
/WR ³4 15³ Q4
A0 ³5 4599 14³ Q3
A1 ³6 13³ Q2
A2 ³7 12³ Q1
CE ³8 11³ Q0
GND ³9 10³ /RD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
551000
128kx8 SRAM.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
³1 ÀÄÄÙ 32³ VCC
A16 ³2 31³ A15
A14 ³3 30³ CE2
A12 ³4 29³ /WE
A7 ³5 28³ A13
A6 ³6 27³ A8
A5 ³7 26³ A9
A4 ³8 551000 25³ A11
A3 ³9 24³ /OE
A2 ³10 23³ A10
A1 ³11 22³ /CE
A0 ³12 21³ D7
D0 ³13 20³ D6
D1 ³14 19³ D5
D2 ³15 18³ D4
GND ³16 17³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
55256
32kx8 SRAM.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
A14 ³1 ÀÄÄÙ 28³ VCC
A12 ³2 27³ /WE
A7 ³3 26³ A13
A6 ³4 25³ A8
A5 ³5 24³ A9
A4 ³6 23³ A11
A3 ³7 55256 22³ /OE
A2 ³8 21³ A10
A1 ³9 20³ /CE
A0 ³10 19³ D7
D0 ³11 18³ D6
D1 ³12 17³ D5
D2 ³13 16³ D4
GND ³14 15³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
555, 7555
Universal timer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GND ³1 ÀÄÄÙ 8³ VCC
TR ³2 7³ Dis
Q ³3 555 6³ Thr
/RST ³4 5³ CV
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
556
Dual 555 universal timers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Dis ³1 ÀÄÄÙ 14³ VCC
1Thr ³2 13³ 2Dis
1CV ³3 12³ 2Thr
/1RST ³4 556 11³ 2CV
1Q ³5 10³ /2RST
1TR ³6 9³ 2Q
GND ³7 8³ 2TR
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
5564
8kx8 SRAM.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
³1 ÀÄÄÙ 28³ VCC
A12 ³2 27³ /WE
A7 ³3 26³ CE2
A6 ³4 25³ A8
A5 ³5 24³ A9
A4 ³6 23³ A11
A3 ³7 5564 22³ /OE
A2 ³8 21³ A10
A1 ³9 20³ /CE1
A0 ³10 19³ D7
D0 ³11 18³ D6
D1 ³12 17³ D5
D2 ³13 16³ D4
GND ³14 15³ D3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
558
Quad monostable timers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Q ³1 ÀÄÄÙ 16³ 4Q
1RCext ³2 15³ 4RCext
1TR ³3 14³ 4TR
CV ³4 13³ /RST
VCC ³5 558 12³ GND
2TR ³6 11³ 3TR
2RCext ³7 10³ 3RCext
2Q ³8 9³ 3Q
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
5911
Serial 128x8/64x16 EEPROM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CD ³1 ÀÄÄÙ 8³ VCC
CLK ³2 7³ RDY//BSY
DI ³3 5911 6³ x16//x8
DO ³4 5³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
6502, 65SC02
Mostek 6502 CPU.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
GND ³1 ÀÄÄÙ 40³ /RST
RDY ³2 39³ í2
í1 ³3 38³ /SO
/IRQ ³4 37³ í0 (in)
³5 36³
/NMI ³6 35³
SYNC ³7 34³ R//W
VCC ³8 33³ D0
A0 ³9 32³ D1
A1 ³10 6502 31³ D2
A2 ³11 65SC02 30³ D3
A3 ³12 29³ D4
A4 ³13 28³ D5
A5 ³14 27³ D6
A6 ³15 26³ D7
A7 ³16 25³ A15
A8 ³17 24³ A14
A9 ³18 23³ A13
A10 ³19 22³ A12
A11 ³20 21³ GND
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
6551
Asynchronous serial interface controller (Rockwell).
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
GND ³1 ÀÄÄÙ 28³ R//W
CS0 ³2 27³ CLK
/CS1 ³3 26³ /IRQ
/RST ³4 25³ D7
RxC ³5 24³ D6
X1 ³6 23³ D5
X0 ³7 6551 22³ D4
/RTS ³8 21³ D3
/CTS ³9 20³ D2
TxD ³10 19³ D1
/DTR ³11 18³ D0
RxD ³12 17³ /DSR
RS0 ³13 16³ /DCD
RS1 ³14 15³ VCC
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68000, 68010 (DIP)
Motorola 16/32-bit microprocessor.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D4 ³1 ÀÄÄÙ 64³ D5
D3 ³2 63³ D6
D2 ³3 62³ D7
D1 ³4 61³ D8
D0 ³5 60³ D9
/AS ³6 59³ D10
/UDS ³7 58³ D11
/LDS ³8 57³ D12
R//W ³9 56³ D13
/DTACK ³10 55³ D14
/BG ³11 54³ D15
/BGACK ³12 53³ GND
/BR ³13 52³ A23
VCC ³14 51³ A22
CLK ³15 50³ A21
GND ³16 68000 49³ VCC
/HALT ³17 68010 48³ A20
/RST ³18 47³ A19
/VMA ³19 46³ A18
E ³20 45³ A17
/VPA ³21 44³ A16
/BERR ³22 43³ A15
/IPL2 ³23 42³ A14
/IPL1 ³24 41³ A13
/IPL0 ³25 40³ A12
FC2 ³26 39³ A11
FC1 ³27 38³ A10
FC0 ³28 37³ A9
A1 ³29 36³ A8
A2 ³30 35³ A7
A3 ³31 34³ A6
A4 ³32 33³ A5
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68000, 68010 (PLCC)
Motorola 16/32-bit microprocessor.
PLCC68
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ 10 /DTACK ³ 27 /IPL0 ³ 44 A13 ³ 61 D12 ³
³ 11 /BG ³ 28 FC2 ³ 45 A14 ³ 62 D11 ³
³ 12 /BGACK ³ 29 FC1 ³ 46 A15 ³ 63 D10 ³
³ 13 /BR ³ 30 FC0 ³ 47 A16 ³ 64 D9 ³
³ 14 VCC ³ 31 ³ 48 A17 ³ 65 D8 ³
³ 15 CLK ³ 32 A1 ³ 49 A18 ³ 66 D7 ³
³ 16 GND ³ 33 A2 ³ 50 A19 ³ 67 D6 ³
³ 17 GND ³ 34 A3 ³ 51 A20 ³ 68 D5 ³
³ 18 ³ 35 A4 ³ 52 VCC ³ 1 D4 ³
³ 19 /HALT ³ 36 A5 ³ 53 A21 ³ 2 D3 ³
³ 20 /RST ³ 37 A6 ³ 54 A22 ³ 3 D2 ³
³ 21 /VMA ³ 38 A7 ³ 55 A23 ³ 4 D1 ³
³ 22 E ³ 39 A8 ³ 56 GND ³ 5 D0 ³
³ 23 /VPA ³ 40 A9 ³ 57 GND ³ 6 /AS ³
³ 24 /BERR ³ 41 A10 ³ 58 D15 ³ 7 /UDS ³
³ 25 /IPL2 ³ 42 A11 ³ 59 D14 ³ 8 /LDS ³
³ 26 /IPL1 ³ 43 A12 ³ 60 D13 ³ 9 R//W ³
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68008 (DIP)
Motorola 16-bit microprocessor with 8-bit data bus.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
A3 ³1 ÀÄÄÙ 48³ A2
A4 ³2 47³ A0
A5 ³3 46³ A0
A6 ³4 45³ FC0
A7 ³5 44³ FC1
A8 ³6 43³ FC2
A9 ³7 42³ /IPL02
A10 ³8 41³ /IPL1
A11 ³9 40³ /BERR
A12 ³10 39³ /VPA
A13 ³11 38³ E
A14 ³12 37³ /RST
VCC ³13 68008 36³ /HALT
A15 ³14 35³ GND
GND ³15 34³ CLK
A16 ³16 33³ /BR
A17 ³17 32³ /BG
A18 ³18 31³ /DTACK
A19 ³19 30³ R//W
D7 ³20 29³ /DS
D6 ³21 28³ /AS
D5 ³22 27³ D0
D4 ³23 26³ D1
D3 ³24 25³ D2
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68008 (PLCC)
Motorola 16-bit microprocessor with 8-bit data bus.
PLCC52
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ 8 A9 ³ 21 A19 ³ 34 /DTACK ³ 47 /IPL0 ³
³ 9 A10 ³ 22 A20 ³ 35 /BG ³ 48 FC2 ³
³ 10 A11 ³ 23 D7 ³ 36 /BGACK ³ 49 FC1 ³
³ 11 A12 ³ 24 D6 ³ 37 /BR ³ 50 FC0 ³
³ 12 A13 ³ 25 D5 ³ 38 CLK ³ 51 A0 ³
³ 13 A21 ³ 26 D4 ³ 39 GND ³ 52 A1 ³
³ 14 A14 ³ 27 D3 ³ 40 /HALT ³ 1 A2 ³
³ 15 VCC ³ 28 D2 ³ 41 /RST ³ 2 A3 ³
³ 16 A15 ³ 29 D1 ³ 42 E ³ 3 A4 ³
³ 17 GND ³ 30 D0 ³ 43 /VPA ³ 4 A5 ³
³ 18 A16 ³ 31 /AS ³ 44 /BERR ³ 5 A6 ³
³ 19 A17 ³ 32 /DS ³ 45 /IPL1 ³ 6 A7 ³
³ 20 A18 ³ 33 R//W ³ 46 /IPL2 ³ 7 A8 ³
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
6802
Motorola 6802 CPU.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
GND ³1 ÀÄÄÙ 40³ /RST
/HALT ³2 39³ EXTAL
MR ³3 38³ XTAL
/IRQ ³4 37³ E
VMA ³5 36³ RAMEN
/NMI ³6 35³ VCC_RAM
BA ³7 34³ R//W
VCC ³8 33³ D0
A0 ³9 32³ D1
A1 ³10 MC 31³ D2
A2 ³11 6802 30³ D3
A3 ³12 29³ D4
A4 ³13 28³ D5
A5 ³14 27³ D6
A6 ³15 26³ D7
A7 ³16 25³ A15
A8 ³17 24³ A14
A9 ³18 23³ A13
A10 ³19 22³ A12
A11 ³20 21³ GND
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
6809, 6309
Motorola 6809 and Hitachi 63C09 CPU.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
GND ³1 ÀÄÄÙ 40³ /HALT
/NMI ³2 39³ EXTAL
/IRQ ³3 38³ XTAL
/FIRQ ³4 37³ /RST
BS ³5 36³ MRDY
BA ³6 35³ Q
VCC ³7 34³ E
A0 ³8 33³ /BREQ
A1 ³9 32³ R//W
A2 ³10 MC6809 31³ D0
A3 ³11 H63C09 30³ D1
A4 ³12 29³ D2
A5 ³13 28³ D3
A6 ³14 27³ D4
A7 ³15 26³ D5
A8 ³16 25³ D6
A9 ³17 24³ D7
A10 ³18 23³ A15
A11 ³19 22³ A14
A12 ³20 21³ A13
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68153
680x0 family bus interrupter.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
VCC ³1 ÀÄÄÙ 40³ A3
R//W ³2 39³ A2
/CE ³3 38³ A1
/DTACK ³4 37³ D7
/IACK ³5 36³ D6
/IACKi ³6 35³ D5
/IACKo ³7 34³ D4
/IRQ1 ³8 33³ D3
GND ³9 32³ D2
GND ³10 31³ GND
VCC ³11 68153 30³ VCC
/IRQ2 ³12 29³ D1
/IRQ3 ³13 28³ D0
/IRQ4 ³14 27³ /INTAE
/IRQ5 ³15 26³ INTAL1
/IRQ6 ³16 25³ INTAL0
/IRQ7 ³17 24³ /INT3
CLK ³18 23³ /INT2
/INT0 ³19 22³ /INT1
GND ³20 21³ VCC
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68230 (DIP)
680x0 family Parallel Interface and Timer (PI/T)
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D5 ³1 ÀÄÄÙ 48³ D4
D6 ³2 47³ D3
D7 ³3 46³ D2
PA0 ³4 45³ D1
PA1 ³5 44³ D0
PA2 ³6 43³ R//W
PA3 ³7 42³ /DTACK
PA4 ³8 41³ /CE
PA5 ³9 40³ CLK
PA6 ³10 39³ /RST
PA7 ³11 38³ GND
VCC ³12 37³ PC7 /TIACK
H1 ³13 68230 36³ PC6 /PIACK
H2 ³14 35³ PC5 /PIRQ
H3 ³15 34³ PC4 /DMAREQ
H4 ³16 33³ PC3 TOUT
PB0 ³17 32³ PC2 TIN
PB1 ³18 31³ PC1
PB2 ³19 30³ PC0
PB3 ³20 29³ RS0
PB4 ³21 28³ RS1
PB5 ³22 27³ RS2
PB6 ³23 26³ RS3
PB7 ³24 25³ RS4
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68230 (PLCC)
680x0 family Parallel Interface and Timer (PI/T)
PLCC52
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ 8 ³ 21 ³ 34 PC0 ³ 47 R//W ³
³ 9 PA4 ³ 22 PB2 ³ 35 PC1 ³ 48 D0 ³
³ 10 PA5 ³ 23 PB3 ³ 36 PC2 TIN ³ 49 D1 ³
³ 11 PA6 ³ 24 PB4 ³ 37 PC3 TOUT ³ 50 D2 ³
³ 12 PA7 ³ 25 PB5 ³ 38 PC4 /DMARQ ³ 51 D3 ³
³ 13 VCC ³ 26 PB6 ³ 39 PC5 /PIRQ ³ 52 D4 ³
³ 14 H1 ³ 27 PB7 ³ 40 PC6 /PIACK ³ 1 D5 ³
³ 15 H2 ³ 28 A4 ³ 41 PC7 /TIACK ³ 2 D6 ³
³ 16 H3 ³ 29 A3 ³ 42 GND ³ 3 D7 ³
³ 17 H4 ³ 30 A2 ³ 43 /RST ³ 4 PA0 ³
³ 18 PB0 ³ 31 A1 ³ 44 CLK ³ 5 PA1 ³
³ 19 PB1 ³ 32 A0 ³ 45 /CE ³ 6 PA2 ³
³ 20 ³ 33 ³ 46 /DTACK ³ 7 PA3 ³
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
6845
CRT Controller.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
GND ³1 ÀÄÄÙ 40³ VSYNC
/RST ³2 39³ HSYNC
LPSTB ³3 38³ RA0
MA0 ³4 37³ RA1
MA1 ³5 36³ RA2
MA2 ³6 35³ RA3
MA3 ³7 34³ RA4
MA4 ³8 33³ D0
MA5 ³9 32³ D1
MA6 ³10 6845 31³ D2
MA7 ³11 CRTC 30³ D3
MA8 ³12 29³ D4
MA9 ³13 28³ D5
MA10 ³14 27³ D6
MA11 ³15 26³ D7
MA12 ³16 25³ /CE
MA13 ³17 24³ A0
DISPEN ³18 23³ IORQ
CURSOR ³19 22³ R/W
VCC ³20 21³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68452
680x0 family bus arbiter.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
VCC ³1 ÀÄÄÙ 28³ GND
VCC ³2 27³ /BCLR
/GT4 ³3 26³ /GT0
/REQ3 ³4 25³ /REQ4
/GT5 ³5 24³ /GT1
/REQ2 ³6 23³ /REQ5
/REQ1 ³7 22³ /REQ6
GND ³8 68452 21³ /REQ7
/REQ0 ³9 20³ /BG
/LEI ³10 19³ /BR
/BGACK ³11 18³ /GT2
/GT7 ³12 17³ /GT3
/GT6 ³13 16³ VCC
GND ³14 15³ VCC
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68901 (DIP)
680x0 multi-function peripheral.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
R//W ³1 ÀÄÄÙ 48³ /CE
RS0 ³2 47³ /DS
RS1 ³3 46³ /DTACK
RS2 ³4 45³ /IACK
RS3 ³5 44³ D7
RS4 ³6 43³ D6
TC ³7 42³ D5
SO ³8 41³ D4
SI ³9 40³ D3
RC ³10 39³ D2
VCC ³11 38³ D1
³12 37³ D0
TAO ³13 68901 36³ GND
TBO ³14 35³ CLK
TCO ³15 34³ /IEI
TDO ³16 33³ /IEO
X1 ³17 32³ /IRQ
X0 ³18 31³ /RR
TAI ³19 30³ /TR
TBI ³20 29³ INT7
/RST ³21 28³ INT6
INT0 ³22 27³ INT5
INT1 ³23 26³ INT4
INT2 ³24 25³ INT3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
68901 (PLCC)
680x0 multi-function peripheral.
PLCC52
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ 8 TC ³ 21 ³ 34 /TR ³ 47 D6 ³
³ 9 SO ³ 22 TAI ³ 35 /RR ³ 48 D7 ³
³ 10 SI ³ 23 TBI ³ 36 /IRQ ³ 49 /IACK ³
³ 11 RC ³ 24 /RST ³ 37 /IEO ³ 50 /DTACK ³
³ 12 VCC ³ 25 INT0 ³ 38 /IEI ³ 51 /DS ³
³ 13 ³ 26 INT1 ³ 39 CLK ³ 52 /CE ³
³ 14 ³ 27 INT2 ³ 40 GND ³ 1 ³
³ 15 TAO ³ 28 INT3 ³ 41 D0 ³ 2 R//W ³
³ 16 TBO ³ 29 INT4 ³ 42 D1 ³ 3 RS0 ³
³ 17 TCO ³ 30 INT5 ³ 43 D2 ³ 4 RS1 ³
³ 18 TDO ³ 31 INT6 ³ 44 D3 ³ 5 RS2 ³
³ 19 X1 ³ 32 INT7 ³ 45 D4 ³ 6 RS3 ³
³ 20 X0 ³ 33 ³ 46 D5 ³ 7 RS4 ³
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
6N135
Optocoupler with IR diode and transistor output configuration.
ÚÄÄÄÂÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 8³ VCC
A ³2 7³ B
K ³3 6N135 6³ C
³4 5³ E
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
6N138
Optocoupler with IR diode and darlington transistor output configuration.
ÚÄÄÄÂÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 8³ VCC
A ³2 7³ B
K ³3 6N138 6³ C
³4 5³ E
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7400
Quad 2-input NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³
2A ³4 7400 11³ /4Y ³ 0 ³ 1 º 1 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 1 ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7401
Quad 2-input open-collector NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
/1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1A ³2 13³ /4Y ÆÍÍÍØÍÍÍÎÍÍ͵
1B ³3 12³ 4B ³ 0 ³ 0 º Z ³
/2Y ³4 7401 11³ 4A ³ 0 ³ 1 º Z ³
2A ³5 10³ /3Y ³ 1 ³ 0 º Z ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7402
Quad 2-input NOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___
/1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = A+B
1A ³2 13³ /4Y ÆÍÍÍØÍÍÍÎÍÍ͵
1B ³3 12³ 4B ³ 0 ³ 0 º 1 ³
/2Y ³4 7402 11³ 4A ³ 0 ³ 1 º 0 ³
2A ³5 10³ /3Y ³ 1 ³ 0 º 0 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7403
Quad 2-input open-collector NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º Z ³
2A ³4 7403 11³ /4Y ³ 0 ³ 1 º Z ³
2B ³5 10³ 3B ³ 1 ³ 0 º Z ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7404
Hex inverters.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ /6Y ³ 0 º 1 ³
/2Y ³4 7404 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7405
Hex open-collector inverters.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ /6Y ³ 0 º Z ³
/2Y ³4 7405 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7406
Hex open-collector high-voltage inverters.
Maximum output voltage is 30V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ /6Y ³ 0 º Z ³
/2Y ³4 7406 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7407
Hex open-collector high-voltage buffers.
Maximum output voltage is 30V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A º Y ³ Y = A
1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ 6Y ³ 0 º 0 ³
2Y ³4 7407 11³ 5A ³ 1 º Z ³
3A ³5 10³ 5Y ÀÄÄÄÐÄÄÄÙ
3Y ³6 9³ 4A
GND ³7 8³ 4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7408
Quad 2-input AND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³
2A ³4 7408 11³ 4Y ³ 0 ³ 1 º 0 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 0 ³
2Y ³6 9³ 3A ³ 1 ³ 1 º 1 ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7409
Quad 2-input open-collector AND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³
2A ³4 7409 11³ 4Y ³ 0 ³ 1 º 0 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 0 ³
2Y ³6 9³ 3A ³ 1 ³ 1 º Z ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
741
Universal operational amplifier.
ÚÄÄÄÂÄÄÂÄÄÄ¿
NULL ³1 ÀÄÄÙ 8³
-In ³2 7³ VCC
+In ³3 741 6³ OUT
VEE ³4 5³ NULL
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7410
Triple 3-input NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ___
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º/Y ³ /Y = ABC
1B ³2 13³ 1C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2A ³3 12³ /1Y ³ 0 ³ X ³ X º 1 ³
2B ³4 7410 11³ 3C ³ 1 ³ 0 ³ X º 1 ³
2C ³5 10³ 3B ³ 1 ³ 1 ³ 0 º 1 ³
/2Y ³6 9³ 3A ³ 1 ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
741000
Quad 2-input NAND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 7410 12³ 4A ³ 0 ³ 0 º 1 ³
2A ³4 00 11³ /4Y ³ 0 ³ 1 º 1 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 1 ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
741004
Hex inverters with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 7410 12³ /6Y ³ 0 º Z ³
/2Y ³4 04 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
741005
Hex open-collector inverters with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 7410 12³ /6Y ³ 0 º Z ³
/2Y ³4 05 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
741032
Quad 2-input OR gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = A+B
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 7410 12³ 4A ³ 0 ³ 0 º 0 ³
2A ³4 32 11³ 4Y ³ 0 ³ 1 º 1 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 1 ³
2Y ³6 9³ 3A ³ 1 ³ 1 º 1 ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74107
Dual negative-edge-triggered J-K flip-flops with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
1J ³1 ÀÄÄÙ 14³ VCC ³ J ³ K ³/CLK³/RSTº Q ³/Q ³
/1Q ³2 13³ /1RST ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
1Q ³3 74 12³ /1CLK ³ X ³ X ³ X ³ 0 º 0 ³ 1 ³
1K ³4 107 11³ 2K ³ 0 ³ 0 ³ \ ³ 1 º - ³ - ³
2Q ³5 10³ /2RST ³ 0 ³ 1 ³ \ ³ 1 º 0 ³ 1 ³
/2Q ³6 9³ /2CLK ³ 1 ³ 0 ³ \ ³ 1 º 1 ³ 0 ³
GND ³7 8³ 2J ³ 1 ³ 1 ³ \ ³ 1 º/Q ³ Q ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³ X ³ !\ ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
74109
Dual J-/K flip-flops with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/1RST ³1 ÀÄÄÙ 16³ VCC ³ J ³/K ³CLK³/SET³/RSTº Q ³/Q ³
1J ³2 15³ /2RST ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
/1K ³3 14³ 2J ³ X ³ X ³ X ³ 0 ³ 0 º 1 ³ 1 ³
1CLK ³4 74 13³ /2K ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
/1SET ³5 109 12³ 2CLK ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
1Q ³6 11³ /2SET ³ 0 ³ 0 ³ / ³ 1 ³ 1 º 0 ³ 1 ³
/1Q ³7 10³ 2Q ³ 0 ³ 1 ³ / ³ 1 ³ 1 º - ³ - ³
GND ³8 9³ /2Q ³ 1 ³ 0 ³ / ³ 1 ³ 1 º/Q ³ Q ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 1 ³ / ³ 1 ³ 1 º 1 ³ 0 ³
³ X ³ X ³!/ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
7411
Triple 3-input AND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º Y ³ Y = ABC
1B ³2 13³ 1C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2A ³3 12³ 1Y ³ 0 ³ X ³ X º 0 ³
2B ³4 7411 11³ 3C ³ 1 ³ 0 ³ X º 0 ³
2C ³5 10³ 3B ³ 1 ³ 1 ³ 0 º 0 ³
2Y ³6 9³ 3A ³ 1 ³ 1 ³ 1 º 1 ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411000
Quad 2-input NAND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B º/Y ³ /Y = AB
/1Y ³2 15³ 2A ÆÍÍÍØÍÍÍÎÍÍ͵
/2Y ³3 14³ 2B ³ 0 ³ 0 º 1 ³
GND ³4 7411 13³ VCC ³ 0 ³ 1 º 1 ³
GND ³5 000 12³ VCC ³ 1 ³ 0 º 1 ³
/3Y ³6 11³ 3A ³ 1 ³ 1 º 0 ³
/4Y ³7 10³ 3B ÀÄÄÄÁÄÄÄÐÄÄÄÙ
4B ³8 9³ 4A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411002
Quad 2-input NOR gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B º/Y ³ /Y = A+B
/1Y ³2 15³ 2A ÆÍÍÍØÍÍÍÎÍÍ͵
/2Y ³3 14³ 2B ³ 0 ³ 0 º 1 ³
GND ³4 7411 13³ VCC ³ 0 ³ 1 º 0 ³
GND ³5 002 12³ VCC ³ 1 ³ 0 º 0 ³
/3Y ³6 11³ 3A ³ 1 ³ 1 º 0 ³
/4Y ³7 10³ 3B ÀÄÄÄÁÄÄÄÐÄÄÄÙ
4B ³8 9³ 4A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411004
Hex inverters with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
/1Y ³1 ÀÄÄÙ 20³ 1A ³ A º/Y ³ /Y = A
/2Y ³2 19³ 2A ÆÍÍÍÎÍÍ͵
/3Y ³3 18³ 3A ³ 0 º 1 ³
GND ³4 17³ ³ 1 º 0 ³
GND ³5 7411 16³ VCC ÀÄÄÄÐÄÄÄÙ
GND ³6 004 15³ VCC
GND ³7 14³
/4Y ³8 13³ 4A
/5Y ³9 12³ 5A
/6Y ³10 11³ 6A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411008
Quad 2-input AND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B º Y ³ Y = AB
1Y ³2 15³ 2A ÆÍÍÍØÍÍÍÎÍÍ͵
2Y ³3 14³ 2B ³ 0 ³ 0 º 0 ³
GND ³4 7411 13³ VCC ³ 0 ³ 1 º 0 ³
GND ³5 008 12³ VCC ³ 1 ³ 0 º 0 ³
3Y ³6 11³ 3A ³ 1 ³ 1 º 1 ³
4Y ³7 10³ 3B ÀÄÄÄÁÄÄÄÐÄÄÄÙ
4B ³8 9³ 4A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411010
Triple 3-input NAND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ___
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B ³ C º/Y ³ /Y = ABC
/1Y ³2 15³ 1C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
/2Y ³3 14³ 2A ³ 0 ³ X ³ X º 1 ³
GND ³4 7411 13³ VCC ³ 1 ³ 0 ³ X º 1 ³
GND ³5 010 12³ VCC ³ 1 ³ 1 ³ 0 º 1 ³
/3Y ³6 11³ 2B ³ 1 ³ 1 ³ 1 º 0 ³
3C ³7 10³ 2C ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
3B ³8 9³ 3A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411011
Triple 3-input AND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B ³ C º Y ³ Y = ABC
1Y ³2 15³ 1C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2Y ³3 14³ 2A ³ 0 ³ X ³ X º 0 ³
GND ³4 7411 13³ VCC ³ 1 ³ 0 ³ X º 0 ³
GND ³5 011 12³ VCC ³ 1 ³ 1 ³ 0 º 0 ³
3Y ³6 11³ 2B ³ 1 ³ 1 ³ 1 º 1 ³
3C ³7 10³ 2C ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
3B ³8 9³ 3A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411013
Dual 4-input NAND gates with schmitt-trigger inputs and buffered output.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____
1B ³1 ÀÄÄÙ 14³ ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD
1A ³2 13³ 1C ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 7411 12³ 1D ³ 0 ³ X ³ X ³ X º 1 ³
GND ³4 013 11³ VCC ³ 1 ³ 0 ³ X ³ X º 1 ³
/2Y ³5 10³ 2A ³ 1 ³ 1 ³ 0 ³ X º 1 ³
2D ³6 9³ 2B ³ 1 ³ 1 ³ 1 ³ 0 º 1 ³
2C ³7 8³ ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
7411014
Hex inverters with schmitt-trigger inputs and buffered output.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
/1Y ³1 ÀÄÄÙ 20³ 1A ³ A º/Y ³ /Y = A
/2Y ³2 19³ 2A ÆÍÍÍÎÍÍ͵
/3Y ³3 18³ 3A ³ 0 º 1 ³
GND ³4 17³ ³ 1 º 0 ³
GND ³5 7411 16³ VCC ÀÄÄÄÐÄÄÄÙ
GND ³6 014 15³ VCC
GND ³7 14³
/4Y ³8 13³ 4A
/5Y ³9 12³ 5A
/6Y ³10 11³ 6A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411020
Dual 4-input NAND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____
1B ³1 ÀÄÄÙ 14³ ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD
1A ³2 13³ 1C ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 1D ³ 0 ³ X ³ X ³ X º 1 ³
GND ³4 7411 11³ VCC ³ 1 ³ 0 ³ X ³ X º 1 ³
/2Y ³5 020 10³ 2A ³ 1 ³ 1 ³ 0 ³ X º 1 ³
2D ³6 9³ 2B ³ 1 ³ 1 ³ 1 ³ 0 º 1 ³
2C ³7 8³ ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
7411021
Dual 4-input AND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1B ³1 ÀÄÄÙ 14³ ³ A ³ B ³ C ³ D º Y ³ Y = ABCD
1A ³2 13³ 1C ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 12³ 1D ³ 0 ³ X ³ X ³ X º 0 ³
GND ³4 7411 11³ VCC ³ 1 ³ 0 ³ X ³ X º 0 ³
2Y ³5 021 10³ 2A ³ 1 ³ 1 ³ 0 ³ X º 0 ³
2D ³6 9³ 2B ³ 1 ³ 1 ³ 1 ³ 0 º 0 ³
2C ³7 8³ ³ 1 ³ 1 ³ 1 ³ 1 º 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
7411027
Triple 3-input NOR gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ _____
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B ³ C º/Y ³ /Y = A+B+C
/1Y ³2 15³ 1C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
/2Y ³3 14³ 2A ³ 0 ³ 0 ³ 0 º 1 ³
GND ³4 7411 13³ VCC ³ 0 ³ 0 ³ 1 º 0 ³
GND ³5 027 12³ VCC ³ 0 ³ 1 ³ X º 0 ³
/3Y ³6 11³ 2B ³ 1 ³ X ³ X º 0 ³
3C ³7 10³ 2C ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
3B ³8 9³ 3A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411030
8-input NAND gate with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ________
C ³1 ÀÄÄÙ 14³ D /Y = ABCDEFGH
B ³2 13³ E
A ³3 7411 12³ F
GND ³4 030 11³ VCC
/Y ³5 10³
³6 9³ G
³7 8³ H
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411032
Quad 2-input OR gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B º Y ³ Y = A+B
1Y ³2 15³ 2A ÆÍÍÍØÍÍÍÎÍÍ͵
2Y ³3 14³ 2B ³ 0 ³ 0 º 0 ³
GND ³4 7411 13³ VCC ³ 0 ³ 1 º 1 ³
GND ³5 032 12³ VCC ³ 1 ³ 0 º 1 ³
3Y ³6 11³ 3A ³ 1 ³ 1 º 1 ³
4Y ³7 10³ 3B ÀÄÄÄÁÄÄÄÐÄÄÄÙ
4B ³8 9³ 4A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411034
Hex buffers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿
1Y ³1 ÀÄÄÙ 20³ 1A ³ A º Y ³ Y = A
2Y ³2 19³ 2A ÆÍÍÍÎÍÍ͵
3Y ³3 18³ 3A ³ 0 º 0 ³
GND ³4 17³ ³ 1 º 1 ³
GND ³5 7411 16³ VCC ÀÄÄÄÐÄÄÄÙ
GND ³6 034 15³ VCC
GND ³7 14³
4Y ³8 13³ 4A
5Y ³9 12³ 5A
6Y ³10 11³ 6A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411074
Dual D flip-flops with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/1SET ³1 ÀÄÄÙ 14³ 1CLK ³ D ³CLK³/SET³/RSTº Q ³/Q ³
1Q ³2 13³ 1D ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
/1Q ³3 7411 12³ /1RST ³ X ³ X ³ 0 ³ 0 º 1 ³ 1 ³
GND ³4 074 11³ VCC ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
/2Q ³5 10³ /2RST ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
2Q ³6 9³ 2D ³ 0 ³ / ³ 1 ³ 1 º 0 ³ 1 ³
/2SET ³7 8³ 2CLK ³ 1 ³ / ³ 1 ³ 1 º 1 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³!/ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
7411086
Quad 2-input XOR gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _ _
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B º Y ³ Y = A$B = (AúB)+(AúB)
1Y ³2 15³ 2B ÆÍÍÍØÍÍÍÎÍÍ͵
2Y ³3 14³ 2A ³ 0 ³ 0 º 0 ³
GND ³4 7411 13³ VCC ³ 0 ³ 1 º 1 ³
GND ³5 086 12³ VCC ³ 1 ³ 0 º 1 ³
3Y ³6 11³ 3B ³ 1 ³ 1 º 0 ³
4Y ³7 10³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
4A ³8 9³ 4B
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411109
Dual J-/K flip-flops with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/1SET ³1 ÀÄÄÙ 16³ 1CLK ³ J ³/K ³CLK³/SET³/RSTº Q ³/Q ³
1Q ³2 15³ /1K ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
/1Q ³3 14³ 1J ³ X ³ X ³ X ³ 0 ³ 0 º 1 ³ 1 ³
GND ³4 7411 13³ /1RST ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
/2Q ³5 109 12³ VCC ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
2Q ³6 11³ /2RST ³ 0 ³ 0 ³ / ³ 1 ³ 1 º 0 ³ 1 ³
/2SET ³7 10³ 2J ³ 0 ³ 1 ³ / ³ 1 ³ 1 º - ³ - ³
2CLK ³8 9³ /2K ³ 1 ³ 0 ³ / ³ 1 ³ 1 º/Q ³ Q ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 1 ³ / ³ 1 ³ 1 º 1 ³ 0 ³
³ X ³ X ³!/ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
7411112
Dual negative-edge-triggered J-K flip-flops with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/1SET ³1 ÀÄÄÙ 16³ 1J ³ J ³ K ³/CLK³/SET³/RSTº Q ³/Q ³
1Q ³2 15³ 1K ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
/1Q ³3 14³ /1CLK ³ X ³ X ³ X ³ 0 ³ 0 º 0 ³ 0 ³
GND ³4 7411 13³ /1RST ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
/2Q ³5 112 12³ VCC ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
2Q ³6 11³ /2RST ³ 0 ³ 0 ³ \ ³ 1 ³ 1 º - ³ - ³
/2SET ³7 10³ /2CLK ³ 0 ³ 1 ³ \ ³ 1 ³ 1 º 0 ³ 1 ³
2J ³8 9³ 2K ³ 1 ³ 0 ³ \ ³ 1 ³ 1 º 1 ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 1 ³ \ ³ 1 ³ 1 º/Q ³ Q ³
³ X ³ X ³ !\ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
7411132
Quad 2-input NAND gates with schmitt-trigger inputs and buffered output.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B º/Y ³ /Y = AB
/1Y ³2 15³ 2A ÆÍÍÍØÍÍÍÎÍÍ͵
/2Y ³3 14³ 2B ³ 0 ³ 0 º 1 ³
GND ³4 7411 13³ VCC ³ 0 ³ 1 º 1 ³
GND ³5 132 12³ VCC ³ 1 ³ 0 º 1 ³
/3Y ³6 11³ 3A ³ 1 ³ 1 º 0 ³
/4Y ³7 10³ 3B ÀÄÄÄÁÄÄÄÐÄÄÄÙ
4B ³8 9³ 4A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411138
1-of-8 inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÄÂÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
/Y1 ³1 ÀÄÄÙ 16³ /Y0 ³EN1³/EN2³/EN3³ S2³ S1³ S0º/Y0³/Y1³...³/Y7³
/Y2 ³2 15³ S0 ÆÍÍÍØÍÍÍÍØÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
/Y3 ³3 14³ S1 ³ 0 ³ X ³ X ³ X ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
GND ³4 7411 13³ S2 ³ 1 ³ 1 ³ X ³ X ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
/Y4 ³5 138 12³ VCC ³ 1 ³ 0 ³ 1 ³ X ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
/Y5 ³6 11³ EN1 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³ 1 ³ 1 ³
/Y6 ³7 10³ /EN2 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³ 1 ³ 1 ³
/Y7 ³8 9³ /EN3 ³ 1 ³ 0 ³ 0 ³ . ³ . ³ . º 1 ³ 1 ³ . ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ 0 ³ 1 ³ 1 ³ 1 º 1 ³ 1 ³ 1 ³ 0 ³
ÀÄÄÄÁÄÄÄÄÁÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
#
7411139
Dual 1-of-4 inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
/1Y1 ³1 ÀÄÄÙ 16³ /1Y0 ³/EN³ S1³ S0º/Y0³/Y1³/Y2³/Y3³
/1Y2 ³2 15³ 1S0 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
/1Y3 ³3 14³ 1S1 ³ 1 ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
GND ³4 7411 13³ /1EN ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³ 1 ³ 1 ³
/2Y0 ³5 139 12³ VCC ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³ 1 ³ 1 ³
/2Y1 ³6 11³ /2EN ³ 0 ³ 1 ³ 0 º 1 ³ 1 ³ 0 ³ 1 ³
/2Y2 ³7 10³ 2S0 ³ 0 ³ 1 ³ 1 º 1 ³ 1 ³ 1 ³ 0 ³
/2Y3 ³8 9³ 2S1 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411151
8-to-1 line data selector/multiplexer with complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 16³ A1
/EN ³2 15³ A2
Y ³3 14³ A3
GND ³4 7411 13³ A4
/Y ³5 151 12³ VCC
S0 ³6 11³ A5
S1 ³7 10³ A6
S2 ³8 9³ A7
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411153
8-to-2 line noninverting data selector/multiplexer with separate enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ 1A0
S1 ³2 15³ 1A1
1Y ³3 14³ 1A2
GND ³4 7411 13³ 1A3
2Y ³5 153 12³ VCC
/1EN ³6 11³ 2A0
/2EN ³7 10³ 2A1
2A3 ³8 9³ 2A2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411157
8-to-4 line noninverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 20³ 1A0
1Y ³2 19³ 1A1
2Y ³3 18³ 2A0
GND ³4 17³ 2A1
GND ³5 7411 16³ VCC
GND ³6 157 15³ VCC
GND ³7 14³ 3A0
3Y ³8 13³ 3A1
4Y ³9 12³ 4A0
/EN ³10 11³ 4A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411158
8-to-4 line inverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 20³ 1A0
/1Y ³2 19³ 1A1
/2Y ³3 18³ 2A0
GND ³4 17³ 2A1
GND ³5 7411 16³ VCC
GND ³6 158 15³ VCC
GND ³7 14³ 3A0
/3Y ³8 13³ 3A1
/4Y ³9 12³ 4A0
/EN ³10 11³ 4A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411160
4-bit synchronous decade counter with load, asynchronous reset, and ripple
carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
RCO ³1 ÀÄÄÙ 20³ /RST
Q0 ³2 19³ CLK
Q1 ³3 18³ P0
GND ³4 17³ P1
GND ³5 7411 16³ VCC
GND ³6 160 15³ VCC
GND ³7 14³ P2
Q2 ³8 13³ P3
Q3 ³9 12³ ENP
/LOAD ³10 11³ ENT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411161
4-bit synchronous binary counter with load, asynchronous reset, and ripple
carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
RCO ³1 ÀÄÄÙ 20³ /RST
Q0 ³2 19³ CLK
Q1 ³3 18³ P0
GND ³4 17³ P1
GND ³5 7411 16³ VCC
GND ³6 161 15³ VCC
GND ³7 14³ P2
Q2 ³8 13³ P3
Q3 ³9 12³ ENP
/LOAD ³10 11³ ENT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411162
4-bit synchronous decade counter with load, reset, and ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
RCO ³1 ÀÄÄÙ 20³ /RST
Q0 ³2 19³ CLK
Q1 ³3 18³ P0
GND ³4 17³ P1
GND ³5 7411 16³ VCC
GND ³6 162 15³ VCC
GND ³7 14³ P2
Q2 ³8 13³ P3
Q3 ³9 12³ ENP
/LOAD ³10 11³ ENT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411163
4-bit synchronous binary counter with load, reset, and ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
RCO ³1 ÀÄÄÙ 20³ /RST
Q0 ³2 19³ CLK
Q1 ³3 18³ P0
GND ³4 17³ P1
GND ³5 7411 16³ VCC
GND ³6 163 15³ VCC
GND ³7 14³ P2
Q2 ³8 13³ P3
Q3 ³9 12³ ENP
/LOAD ³10 11³ ENT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411169
4-bit synchronous binary up/down counter with load and ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RCO ³1 ÀÄÄÙ 20³ U//D
Q0 ³2 19³ CLK
Q1 ³3 18³ P0
GND ³4 17³ P1
GND ³5 7411 16³ VCC
GND ³6 169 15³ VCC
GND ³7 14³ P2
Q2 ³8 13³ P3
Q3 ³9 12³ /ENP
/LOAD ³10 11³ /ENT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411174
6-bit D flip-flop with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
Q1 ³1 ÀÄÄÙ 20³ /RST ³/RST³CLK³ D º Q ³
Q2 ³2 19³ D1 ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
Q3 ³3 18³ D2 ³ 0 ³ X ³ X º 0 ³
GND ³4 17³ D3 ³ 1 ³ / ³ 0 º 0 ³
GND ³5 7411 16³ VCC ³ 1 ³ / ³ 1 º 1 ³
GND ³6 174 15³ VCC ³ 1 ³!/ ³ X º - ³
GND ³7 14³ D4 ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
Q4 ³8 13³ D5
Q5 ³9 12³ D6
Q6 ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411175
4-bit D flip-flop with complementary outputs and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
/Q1 ³1 ÀÄÄÙ 20³ Q1 ³/RST³CLK³ D º Q ³/Q ³
Q2 ³2 19³ /RST ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
/Q2 ³3 18³ D1 ³ 0 ³ X ³ X º 0 ³ 1 ³
GND ³4 17³ D2 ³ 1 ³ / ³ 0 º 0 ³ 1 ³
GND ³5 7411 16³ VCC ³ 1 ³ / ³ 1 º 1 ³ 0 ³
GND ³6 175 15³ VCC ³ 1 ³!/ ³ X º - ³ - ³
GND ³7 14³ D3 ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
Q3 ³8 13³ D4
/Q3 ³9 12³ CLK
Q4 ³10 11³ /Q4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411181
4-bit 16-function arithmetic logic unit (ALU)
ÚÄÄÄÂÄÄÂÄÄÄ¿
CIN ³1 ÀÄÄÙ 28³ /A0
M ³2 27³ /A1
A=B ³3 26³ /A2
/F0 ³4 25³ /A3
/F1 ³5 24³ /B0
GND ³6 23³ /B1
GND ³7 7411 22³ VCC
GND ³8 181 21³ VCC
GND ³9 20³ /B2
/F2 ³10 19³ /B3
/F3 ³11 18³ S0
/P ³12 17³ S1
/G ³13 16³ S2
COUT ³14 15³ S3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411190
4-bit synchronous decade up/down counter with load and both carry out and
ripple clock outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RCLK ³1 ÀÄÄÙ 20³ U//D
Q0 ³2 19³ CLK
Q1 ³3 18³ P0
GND ³4 17³ P1
GND ³5 7411 16³ VCC
GND ³6 190 15³ VCC
GND ³7 14³ P2
Q2 ³8 13³ P3
Q3 ³9 12³ /CLKEN
/RCO ³10 11³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411191
4-bit synchronous binary up/down counter with load and both carry out and
ripple clock outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RCLK ³1 ÀÄÄÙ 20³ U//D
Q0 ³2 19³ CLK
Q1 ³3 18³ P0
GND ³4 17³ P1
GND ³5 7411 16³ VCC
GND ³6 191 15³ VCC
GND ³7 14³ P2
Q2 ³8 13³ P3
Q3 ³9 12³ /CLKEN
/RCO ³10 11³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411194
4-bit bidirectional universal shift register with asynchronous reset and
separate shift left and shift right serial inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
SA ³1 ÀÄÄÙ 20³ S0
QA ³2 19³ S1
QB ³3 18³ A
GND ³4 17³ B
GND ³5 7411 16³ VCC
GND ³6 194 15³ VCC
GND ³7 14³ C
QC ³8 13³ D
QD ³9 12³ /RST
SD ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74112
Dual negative-edge-triggered J-K flip-flops with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/1CLK ³1 ÀÄÄÙ 16³ VCC ³ J ³ K ³/CLK³/SET³/RSTº Q ³/Q ³
1K ³2 15³ /1RST ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
1J ³3 14³ /2RST ³ X ³ X ³ X ³ 0 ³ 0 º 0 ³ 0 ³
/1SET ³4 74 13³ /2CLK ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
1Q ³5 112 12³ 2K ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
/1Q ³6 11³ 2J ³ 0 ³ 0 ³ \ ³ 1 ³ 1 º - ³ - ³
/2Q ³7 10³ /2SET ³ 0 ³ 1 ³ \ ³ 1 ³ 1 º 0 ³ 1 ³
GND ³8 9³ 2Q ³ 1 ³ 0 ³ \ ³ 1 ³ 1 º 1 ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 1 ³ \ ³ 1 ³ 1 º/Q ³ Q ³
³ X ³ X ³ !\ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
7411238
1-of-8 noninverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÄÂÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
Y1 ³1 ÀÄÄÙ 16³ Y0 ³EN1³/EN2³/EN3³ S2³ S1³ S0º/Y0³/Y1³...³/Y7³
Y2 ³2 15³ S0 ÆÍÍÍØÍÍÍÍØÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
Y3 ³3 14³ S1 ³ 0 ³ X ³ X ³ X ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
GND ³4 7411 13³ S2 ³ 1 ³ 1 ³ X ³ X ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
Y4 ³5 238 12³ VCC ³ 1 ³ 0 ³ 1 ³ X ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
Y5 ³6 11³ EN1 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 0 º 1 ³ 0 ³ 0 ³ 0 ³
Y6 ³7 10³ /EN2 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 1 º 0 ³ 1 ³ 0 ³ 0 ³
Y7 ³8 9³ /EN3 ³ 1 ³ 0 ³ 0 ³ . ³ . ³ . º 0 ³ 0 ³ . ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ 0 ³ 1 ³ 1 ³ 1 º 0 ³ 0 ³ 0 ³ 1 ³
ÀÄÄÄÁÄÄÄÄÁÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
#
7411239
Dual 1-of-4 noninverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
1Y1 ³1 ÀÄÄÙ 16³ 1Y0 ³/EN³ S1³ S0º Y0³ Y1³ Y2³ Y3³
1Y2 ³2 15³ 1S0 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
1Y3 ³3 14³ 1S1 ³ 1 ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
GND ³4 7411 13³ /1EN ³ 0 ³ 0 ³ 0 º 1 ³ 0 ³ 0 ³ 0 ³
2Y0 ³5 239 12³ VCC ³ 0 ³ 0 ³ 1 º 0 ³ 1 ³ 0 ³ 0 ³
2Y1 ³6 11³ /2EN ³ 0 ³ 1 ³ 0 º 0 ³ 0 ³ 1 ³ 0 ³
2Y2 ³7 10³ 2S0 ³ 0 ³ 1 ³ 1 º 0 ³ 0 ³ 0 ³ 1 ³
2Y3 ³8 9³ 2S1 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411240
Dual 4-bit 3-state inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1Y1 ³1 ÀÄÄÙ 24³ /1OE
/1Y2 ³2 23³ 1A1
/1Y3 ³3 22³ 1A2
/1Y4 ³4 21³ 1A3
GND ³5 20³ 1A4
GND ³6 7411 19³ VCC
GND ³7 240 18³ VCC
GND ³8 17³ 2A1
/2Y1 ³9 16³ 2A2
/2Y2 ³10 15³ 2A3
/2Y3 ³11 14³ 2A4
/2Y4 ³12 13³ /2OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411241
Dual 4-bit 3-state noninverting buffer/line driver.
One active low, one active high output enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Y1 ³1 ÀÄÄÙ 24³ /1OE
1Y2 ³2 23³ 1A1
1Y3 ³3 22³ 1A2
1Y4 ³4 21³ 1A3
GND ³5 20³ 1A4
GND ³6 7411 19³ VCC
GND ³7 241 18³ VCC
GND ³8 17³ 2A1
2Y1 ³9 16³ 2A2
2Y2 ³10 15³ 2A3
2Y3 ³11 14³ 2A4
2Y4 ³12 13³ 2OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411244
Dual 4-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Y1 ³1 ÀÄÄÙ 24³ /1OE
1Y2 ³2 23³ 1A1
1Y3 ³3 22³ 1A2
1Y4 ³4 21³ 1A3
GND ³5 20³ 1A4
GND ³6 7411 19³ VCC
GND ³7 244 18³ VCC
GND ³8 17³ 2A1
2Y1 ³9 16³ 2A2
2Y2 ³10 15³ 2A3
2Y3 ³11 14³ 2A4
2Y4 ³12 13³ /2OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411245
8-bit 3-state noninverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 24³ DIR ³/EN³DIRº A ³ B ³
A2 ³2 23³ B1 ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
A3 ³3 22³ B2 ³ 1 ³ X º Z ³ Z ³
A4 ³4 21³ B3 ³ 0 ³ 0 º B ³ Z ³
GND ³5 20³ B4 ³ 0 ³ 1 º Z ³ A ³
GND ³6 7411 19³ VCC ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
GND ³7 245 18³ VCC
GND ³8 17³ B5
A5 ³9 16³ B6
A6 ³10 15³ B7
A7 ³11 14³ B8
A8 ³12 13³ /EN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411251
8-to-1 line 3-state data selector/multiplexer with complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 16³ A1
/OE ³2 15³ A2
Y ³3 14³ A3
GND ³4 7411 13³ A4
/Y ³5 251 12³ VCC
S0 ³6 11³ A5
S1 ³7 10³ A6
S2 ³8 9³ A7
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411253
8-to-2 line 3-state noninverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ 1A0
S1 ³2 15³ 1A1
1Y ³3 14³ 1A2
GND ³4 7411 13³ 1A3
2Y ³5 253 12³ VCC
/1EN ³6 11³ 2A0
/2EN ³7 10³ 2A1
2A3 ³8 9³ 2A2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411257
8-to-4 line 3-state noninverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 20³ 1A0
1Y ³2 19³ 1A1
2Y ³3 18³ 2A0
GND ³4 17³ 2A1
GND ³5 7411 16³ VCC
GND ³6 257 15³ VCC
GND ³7 14³ 3A0
3Y ³8 13³ 3A1
4Y ³9 12³ 4A0
/EN ³10 11³ 4A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411258
8-to-4 line 3-state inverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 20³ 1A0
/1Y ³2 19³ 1A1
/2Y ³3 18³ 2A0
GND ³4 17³ 2A1
GND ³5 7411 16³ VCC
GND ³6 258 15³ VCC
GND ³7 14³ 3A0
/3Y ³8 13³ 3A1
/4Y ³9 12³ 4A0
/EN ³10 11³ 4A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411273
8-bit D flip-flop with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
Q1 ³1 ÀÄÄÙ 24³ /RST ³/RST³CLK³ D º Q ³
Q2 ³2 23³ D1 ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
Q3 ³3 22³ D2 ³ 0 ³ X ³ X º 0 ³
Q4 ³4 21³ D3 ³ 1 ³ / ³ 0 º 0 ³
GND ³5 20³ D4 ³ 1 ³ / ³ 1 º 1 ³
GND ³6 7411 19³ VCC ³ 1 ³!/ ³ X º - ³
GND ³7 273 18³ VCC ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 17³ D5
Q5 ³9 16³ D6
Q6 ³10 15³ D7
Q7 ³11 14³ D8
Q8 ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411280
9-bit odd/even parity generator/checker.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 14³ A8
A1 ³2 13³ A7
ODD ³3 7411 12³ A6
GND ³4 280 11³ VCC
EVEN ³5 10³ A5
³6 9³ A4
A2 ³7 8³ A3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411286
9-bit odd/even parity generator/checker with bus driver parity I/O port.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 14³ A8
A1 ³2 13³ A7
PI/O ³3 7411 12³ A6
GND ³4 286 11³ VCC
ERROR ³5 10³ A5
/XMIT ³6 9³ A4
A2 ³7 8³ A3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411299
8-bit 3-state bidirectional universal shift/storage register with asynchronous
reset and with separate shift left and shift right serial inputs. Multiplexed
parallel I/O.
ÚÄÄÄÂÄÄÂÄÄÄ¿
PA ³1 ÀÄÄÙ 24³ QA
PB ³2 23³ S0
PC ³3 22³ S1
PD ³4 21³ /OE1
GND ³5 20³ /OE2
GND ³6 7411 19³ VCC
GND ³7 299 18³ VCC
GND ³8 17³ SA
PE ³9 16³ SH
PF ³10 15³ CLK
PG ³11 14³ /RST
PH ³12 13³ QH
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74113
Dual negative-edge-triggered J-K flip-flop with set.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/1CLK ³1 ÀÄÄÙ 14³ VCC ³ J ³ K ³/CLK³/SETº Q ³/Q ³
1K ³2 13³ /2CLK ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
1J ³3 74 12³ 2K ³ X ³ X ³ X ³ 0 º 1 ³ 0 ³
/1SET ³4 113 11³ 2J ³ X ³ X ³ X ³ 1 º 0 ³ 1 ³
1Q ³5 10³ /2SET ³ 0 ³ 0 ³ \ ³ 1 º - ³ - ³
/1Q ³6 9³ 2Q ³ 0 ³ 1 ³ \ ³ 1 º 0 ³ 1 ³
GND ³7 8³ /2Q ³ 1 ³ 0 ³ \ ³ 1 º 1 ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 1 ³ \ ³ 1 º/Q ³ Q ³
³ X ³ X ³ !\ ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
7411323
8-bit 3-state bidirectional universal shift/storage register with reset and
with separate shift left and shift right serial inputs. Multiplexed
parallel I/O.
ÚÄÄÄÂÄÄÂÄÄÄ¿
PA ³1 ÀÄÄÙ 24³ QA
PB ³2 23³ S0
PC ³3 22³ S1
PD ³4 21³ /OE1
GND ³5 20³ /OE2
GND ³6 7411 19³ VCC
GND ³7 323 18³ VCC
GND ³8 17³ SA
PE ³9 16³ SH
PF ³10 15³ CLK
PG ³11 14³ /RST
PH ³12 13³ QH
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411352
8-to-2 line inverting data selector/multiplexer with separate enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ 1A0
S1 ³2 15³ 1A1
/1Y ³3 14³ 1A2
GND ³4 7411 13³ 1A3
/2Y ³5 352 12³ VCC
/1EN ³6 11³ 2A0
/2EN ³7 10³ 2A1
2A3 ³8 9³ 2A2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411353
8-to-2 line 3-state inverting data selector/multiplexer with separate enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ 1A0
S1 ³2 15³ 1A1
/1Y ³3 14³ 1A2
GND ³4 7411 13³ 1A3
/2Y ³5 353 12³ VCC
/1EN ³6 11³ 2A0
/2EN ³7 10³ 2A1
2A3 ³8 9³ 2A2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411373
8-bit 3-state transparent latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
Q1 ³1 ÀÄÄÙ 24³ /OE ³/OE³ LE³ D º Q ³
Q2 ³2 23³ D1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
Q3 ³3 22³ D2 ³ 1 ³ X ³ X º Z ³
Q4 ³4 21³ D3 ³ 0 ³ 0 ³ X º - ³
GND ³5 20³ D4 ³ 0 ³ 1 ³ 0 º 0 ³
GND ³6 7411 19³ VCC ³ 0 ³ 1 ³ 1 º 1 ³
GND ³7 373 18³ VCC ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 17³ D5
Q5 ³9 16³ D6
Q6 ³10 15³ D7
Q7 ³11 14³ D8
Q8 ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411374
8-bit 3-state D flip-flop.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
Q1 ³1 ÀÄÄÙ 24³ /OE ³/OE³CLK³ D º Q ³
Q2 ³2 23³ D1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
Q3 ³3 22³ D2 ³ 1 ³ X ³ X º Z ³
Q4 ³4 21³ D3 ³ 0 ³ / ³ 0 º 0 ³
GND ³5 20³ D4 ³ 0 ³ / ³ 1 º 1 ³
GND ³6 7411 19³ VCC ³ 0 ³!/ ³ X º - ³
GND ³7 374 18³ VCC ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 17³ D5
Q5 ³9 16³ D6
Q6 ³10 15³ D7
Q7 ³11 14³ D8
Q8 ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411377
8-bit D flip-flop with clock enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
Q1 ³1 ÀÄÄÙ 24³ /CLKEN ³/CEN³CLK³ D º Q ³
Q2 ³2 23³ D1 ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
Q3 ³3 22³ D2 ³ 1 ³ X ³ X º - ³
Q4 ³4 21³ D3 ³ 0 ³ / ³ 0 º 0 ³
GND ³5 20³ D4 ³ 0 ³ / ³ 1 º 1 ³
GND ³6 7411 19³ VCC ³ 0 ³!/ ³ X º - ³
GND ³7 377 18³ VCC ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 17³ D5
Q5 ³9 16³ D6
Q6 ³10 15³ D7
Q7 ³11 14³ D8
Q8 ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411378
6-bit D flip-flop with clock enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
Q1 ³1 ÀÄÄÙ 20³ /CLKEN ³/CEN³CLK³ D º Q ³
Q2 ³2 19³ D1 ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
Q3 ³3 18³ D2 ³ 1 ³ X ³ X º - ³
GND ³4 17³ D3 ³ 0 ³ / ³ 0 º 0 ³
GND ³5 7411 16³ VCC ³ 0 ³ / ³ 1 º 1 ³
GND ³6 378 15³ VCC ³ 0 ³!/ ³ X º - ³
GND ³7 14³ D4 ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
Q4 ³8 13³ D5
Q5 ³9 12³ D6
Q6 ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411379
4-bit D flip-flop with complementary outputs and clock enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
/Q1 ³1 ÀÄÄÙ 20³ Q1 ³/CEN³CLK³ D º Q ³/Q ³
Q2 ³2 19³ /CLKEN ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
/Q2 ³3 18³ D1 ³ 1 ³ X ³ X º - ³ - ³
GND ³4 17³ D2 ³ 0 ³ / ³ 0 º 0 ³ 1 ³
GND ³5 7411 16³ VCC ³ 0 ³ / ³ 1 º 1 ³ 0 ³
GND ³6 379 15³ VCC ³ 0 ³!/ ³ X º - ³ - ³
GND ³7 14³ D3 ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
Q3 ³8 13³ D4
/Q3 ³9 12³ CLK
Q4 ³10 11³ /Q4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74114
Dual negative-edge-triggered J-K flip-flop with set, common clock and
common reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 14³ VCC ³ J ³ K ³/CLK³/SET³/RSTº Q ³/Q ³
1K ³2 13³ /CLK ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
1J ³3 74 12³ 2K ³ X ³ X ³ X ³ 0 ³ 0 º ? ³ ? ³
/1SET ³4 114 11³ 2J ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
1Q ³5 10³ /2SET ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
/1Q ³6 9³ 2Q ³ 0 ³ 0 ³ \ ³ 1 ³ 1 º - ³ - ³
GND ³7 8³ /2Q ³ 0 ³ 1 ³ \ ³ 1 ³ 1 º 0 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ \ ³ 1 ³ 1 º 1 ³ 0 ³
³ 1 ³ 1 ³ \ ³ 1 ³ 1 º/Q ³ Q ³
³ X ³ X ³ !\ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
7411478
8-bit 3-state dual-ranking D flip-flop.
Designed to prevent metastable conditions in data synchronization
applications in which setup and hold times may be violated.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q1 ³1 ÀÄÄÙ 24³ /OE
Q2 ³2 23³ D1
Q3 ³3 22³ D2
Q4 ³4 21³ D3
GND ³5 20³ D4
GND ³6 7411 19³ VCC
GND ³7 478 18³ VCC
GND ³8 17³ D5
Q5 ³9 16³ D6
Q6 ³10 15³ D7
Q7 ³11 14³ D8
Q8 ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411520
8-bit inverting identity comparator with integrated 20kê pull-up resistors
and enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B1 ³1 ÀÄÄÙ 20³ /EN
A1 ³2 19³ A2
B0 ³3 18³ B2
A0 ³4 17³ A3
GND ³5 7411 16³ B3
/A=B ³6 520 15³ VCC
B7 ³7 14³ A4
A7 ³8 13³ B4
B6 ³9 12³ A5
A6 ³10 11³ B5
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411521
8-bit inverting identity comparator with enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B1 ³1 ÀÄÄÙ 20³ EN
A1 ³2 19³ A2
B0 ³3 18³ B2
A0 ³4 17³ A3
GND ³5 7411 16³ B3
/A=B ³6 521 15³ VCC
B7 ³7 14³ A4
A7 ³8 13³ B4
B6 ³9 12³ A5
A6 ³10 11³ B5
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411533
8-bit 3-state inverting transparent latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/Q1 ³1 ÀÄÄÙ 24³ /OE ³/OE³ LE³ D º/Q ³
/Q2 ³2 23³ D1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
/Q3 ³3 22³ D2 ³ 1 ³ X ³ X º Z ³
/Q4 ³4 21³ D3 ³ 0 ³ 0 ³ X º - ³
GND ³5 20³ D4 ³ 0 ³ 1 ³ 0 º 1 ³
GND ³6 7411 19³ VCC ³ 0 ³ 1 ³ 1 º 0 ³
GND ³7 533 18³ VCC ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 17³ D5
/Q5 ³9 16³ D6
/Q6 ³10 15³ D7
/Q7 ³11 14³ D8
/Q8 ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411534
8-bit 3-state inverting D flip-flop.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/Q1 ³1 ÀÄÄÙ 24³ /OE ³/OE³CLK³ D º/Q ³
/Q2 ³2 23³ D1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
/Q3 ³3 22³ D2 ³ 1 ³ X ³ X º Z ³
/Q4 ³4 21³ D3 ³ 0 ³ / ³ 0 º 1 ³
GND ³5 20³ D4 ³ 0 ³ / ³ 1 º 0 ³
GND ³6 7411 19³ VCC ³ 0 ³!/ ³ X º - ³
GND ³7 534 18³ VCC ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 17³ D5
/Q5 ³9 16³ D6
/Q6 ³10 15³ D7
/Q7 ³11 14³ D8
/Q8 ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411543
8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/CEBA ³1 ÀÄÄÙ 28³ /GBA
A1 ³2 27³ /LEBA
A2 ³3 26³ B1
A3 ³4 25³ B2
A4 ³5 24³ B3
GND ³6 23³ B4
GND ³7 7411 22³ VCC
GND ³8 543 21³ VCC
GND ³9 20³ B5
A5 ³10 19³ B6
A6 ³11 18³ B7
A7 ³12 17³ B8
A8 ³13 16³ /LEAB
/CEAB ³14 15³ /GAB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411544
8-bit 3-state inverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/CEBA ³1 ÀÄÄÙ 28³ /GBA
A1 ³2 27³ /LEBA
A2 ³3 26³ B1
A3 ³4 25³ B2
A4 ³5 24³ B3
GND ³6 23³ B4
GND ³7 7411 22³ VCC
GND ³8 544 21³ VCC
GND ³9 20³ B5
A5 ³10 19³ B6
A6 ³11 18³ B7
A7 ³12 17³ B8
A8 ³13 16³ /LEAB
/CEAB ³14 15³ /GAB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411590
8-bit 3-state synchronous binary counter with reset and output registers.
Separate clocks for both counter and storage register, ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q1 ³1 ÀÄÄÙ 20³ Q0
Q2 ³2 19³ CCLK
Q3 ³3 18³ /CLKEN
GND ³4 17³ /RST
GND ³5 7411 16³ VCC
GND ³6 590 15³ VCC
GND ³7 14³ /OE
Q4 ³8 13³ RCLK
Q5 ³9 12³ /RCO
Q6 ³10 11³ Q7
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411620
8-bit 3-state inverting bus transceiver.
Two enable pins control output enables, one active high and one active low.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 24³ GAB
A2 ³2 23³ B1
A3 ³3 22³ B2
A4 ³4 21³ B3
GND ³5 20³ B4
GND ³6 7411 19³ VCC
GND ³7 620 18³ VCC
GND ³8 17³ B5
A5 ³9 16³ B6
A6 ³10 15³ B7
A7 ³11 14³ B8
A8 ³12 13³ /GBA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411623
8-bit 3-state noninverting bus transceiver.
Two enable pins control output enables, one active high and one active low.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 24³ GAB
A2 ³2 23³ B1
A3 ³3 22³ B2
A4 ³4 21³ B3
GND ³5 20³ B4
GND ³6 7411 19³ VCC
GND ³7 623 18³ VCC
GND ³8 17³ B5
A5 ³9 16³ B6
A6 ³10 15³ B7
A7 ³11 14³ B8
A8 ³12 13³ /GBA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411640
8-bit 3-state inverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 24³ DIR ³/EN³DIRº A ³ B ³
A2 ³2 23³ B1 ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
A3 ³3 22³ B2 ³ 1 ³ X º Z ³ Z ³
A4 ³4 21³ B3 ³ 0 ³ 0 º/B ³ Z ³
GND ³5 20³ B4 ³ 0 ³ 1 º Z ³/A ³
GND ³6 7411 19³ VCC ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
GND ³7 640 18³ VCC
GND ³8 17³ B5
A5 ³9 16³ B6
A6 ³10 15³ B7
A7 ³11 14³ B8
A8 ³12 13³ /EN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411643
8-bit 3-state inverting/noninverting bus transceiver.
Enable and direction pins control output enables.
A to B transfer is inverted, B to A transfer is not inverted.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 24³ DIR
A2 ³2 23³ B1
A3 ³3 22³ B2
A4 ³4 21³ B3
GND ³5 20³ B4
GND ³6 7411 19³ VCC
GND ³7 643 18³ VCC
GND ³8 17³ B5
A5 ³9 16³ B6
A6 ³10 15³ B7
A7 ³11 14³ B8
A8 ³12 13³ /OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411646
8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE ³1 ÀÄÄÙ 28³ CAB
A1 ³2 27³ SAB
A2 ³3 26³ B1
A3 ³4 25³ B2
A4 ³5 24³ B3
GND ³6 23³ B4
GND ³7 7411 22³ VCC
GND ³8 646 21³ VCC
GND ³9 20³ B5
A5 ³10 19³ B6
A6 ³11 18³ B7
A7 ³12 17³ B8
A8 ³13 16³ CBA
DIR ³14 15³ SBA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411648
8-bit 3-state inverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE ³1 ÀÄÄÙ 28³ CAB
A1 ³2 27³ SAB
A2 ³3 26³ B1
A3 ³4 25³ B2
A4 ³5 24³ B3
GND ³6 23³ B4
GND ³7 7411 22³ VCC
GND ³8 648 21³ VCC
GND ³9 20³ B5
A5 ³10 19³ B6
A6 ³11 18³ B7
A7 ³12 17³ B8
A8 ³13 16³ CBA
DIR ³14 15³ SBA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411651
8-bit 3-state inverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GAB ³1 ÀÄÄÙ 28³ CAB
A1 ³2 27³ SAB
A2 ³3 26³ B1
A3 ³4 25³ B2
A4 ³5 24³ B3
GND ³6 23³ B4
GND ³7 7411 22³ VCC
GND ³8 651 21³ VCC
GND ³9 20³ B5
A5 ³10 19³ B6
A6 ³11 18³ B7
A7 ³12 17³ B8
A8 ³13 16³ CBA
/GBA ³14 15³ SBA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411652
8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GAB ³1 ÀÄÄÙ 28³ CAB
A1 ³2 27³ SAB
A2 ³3 26³ B1
A3 ³4 25³ B2
A4 ³5 24³ B3
GND ³6 23³ B4
GND ³7 7411 22³ VCC
GND ³8 652 21³ VCC
GND ³9 20³ B5
A5 ³10 19³ B6
A6 ³11 18³ B7
A7 ³12 17³ B8
A8 ³13 16³ CBA
/GBA ³14 15³ SBA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411657
8-bit 3-state noninverting bus transceiver with parity generator/checker.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
P/B8 ³1 ÀÄÄÙ 28³ /OE
A0 ³2 27³
A1 ³3 26³ B0
A2 ³4 25³ B1
A3 ³5 24³ B2
GND ³6 23³ B3
GND ³7 7411 22³ VCC
GND ³8 657 21³ VCC
GND ³9 20³ B4
A4 ³10 19³ B5
A5 ³11 18³ B6
A6 ³12 17³ B7
A7 ³13 16³ E//O
/ERROR ³14 15³ DIR
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411802
Triple 4-input OR/NOR gates with buffered complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
1A ³1 ÀÄÄÙ 24³ 1B ³ A ³ B ³ C ³ D º Y ³/Y ³ Y = A+B+C+D
1Y ³2 23³ 1C ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
/1Y ³3 22³ 1D ³ 0 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³
2Y ³4 21³ 2A ³ 0 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³
GND ³5 20³ 2B ³ 0 ³ 0 ³ 1 ³ X º 1 ³ 0 ³
GND ³6 7411 19³ VCC ³ 0 ³ 1 ³ X ³ X º 1 ³ 0 ³
GND ³7 802 18³ VCC ³ 1 ³ X ³ X ³ X º 1 ³ 0 ³
GND ³8 17³ 2C ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
/2Y ³9 16³ 2D
3Y ³10 15³ 3A
/3Y ³11 14³ 3B
3D ³12 13³ 3C
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411810
Quad 2-input XNOR gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 16³ 1B ³ A ³ B º/Y ³ /Y = A$B
/1Y ³2 15³ 2A ÆÍÍÍØÍÍÍÎÍÍ͵
/2Y ³3 14³ 2B ³ 0 ³ 0 º 1 ³
GND ³4 7411 13³ VCC ³ 0 ³ 1 º 0 ³
GND ³5 810 12³ VCC ³ 1 ³ 0 º 0 ³
/3Y ³6 11³ 3A ³ 1 ³ 1 º 1 ³
/4Y ³7 10³ 3B ÀÄÄÄÁÄÄÄÐÄÄÄÙ
4B ³8 9³ 4A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411821
10-bit 3-state D flip-flop.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
Q1 ³1 ÀÄÄÙ 28³ /OE ³/OE³CLK³ D º Q ³
Q2 ³2 27³ D1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
Q3 ³3 26³ D2 ³ 1 ³ X ³ X º Z ³
Q4 ³4 25³ D3 ³ 0 ³ / ³ 0 º 0 ³
Q5 ³5 24³ D4 ³ 0 ³ / ³ 1 º 1 ³
GND ³6 23³ D5 ³ 0 ³!/ ³ X º - ³
GND ³7 7411 22³ VCC ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 821 21³ VCC
GND ³9 20³ D6
Q6 ³10 19³ D7
Q7 ³11 18³ D8
Q8 ³12 17³ D9
Q9 ³13 16³ D10
Q10 ³14 15³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411825
8-bit 3-state D flip-flop with three output enables, clock enable and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 28³ /OE2
Q1 ³2 27³ /OE3
Q2 ³3 26³ D1
Q3 ³4 25³ D2
Q4 ³5 24³ D3
GND ³6 23³ D4
GND ³7 7411 22³ VCC
GND ³8 825 21³ VCC
GND ³9 20³ D5
Q5 ³10 19³ D6
Q6 ³11 18³ D7
Q7 ³12 17³ D8
Q8 ³13 16³ /CLKEN
/RST ³14 15³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411827
10-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Y1 ³1 ÀÄÄÙ 28³ /OE1
Y2 ³2 27³ A1
Y3 ³3 26³ A2
Y4 ³4 25³ A3
Y5 ³5 24³ A4
GND ³6 23³ A5
GND ³7 7411 22³ VCC
GND ³8 827 21³ VCC
GND ³9 20³ A6
Y6 ³10 19³ A7
Y7 ³11 18³ A8
Y8 ³12 17³ A9
Y9 ³13 16³ A10
Y10 ³14 15³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411828
10-bit 3-state inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/Y1 ³1 ÀÄÄÙ 28³ /OE1
/Y2 ³2 27³ A1
/Y3 ³3 26³ A2
/Y4 ³4 25³ A3
/Y5 ³5 24³ A4
GND ³6 23³ A5
GND ³7 7411 22³ VCC
GND ³8 828 21³ VCC
GND ³9 20³ A6
/Y6 ³10 19³ A7
/Y7 ³11 18³ A8
/Y8 ³12 17³ A9
/Y9 ³13 16³ A10
/Y10 ³14 15³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411862
8-bit 3-state inverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 28³ /GAB
A2 ³2 27³ B1
A3 ³3 26³ B2
A4 ³4 25³ B3
A5 ³5 24³ B4
GND ³6 23³ B5
GND ³7 7411 22³ VCC
GND ³8 862 21³ VCC
GND ³9 20³ B6
A6 ³10 19³ B7
A7 ³11 18³ B8
A8 ³12 17³ B9
A9 ³13 16³ B10
A10 ³14 15³ /GBA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411873
Dual 4-bit 3-state transparent latch with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1LE ³1 ÀÄÄÙ 28³ /1OE ³/RST³/OE³ LE³ D º Q ³
1Q1 ³2 27³ /1RST ÆÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1Q2 ³3 26³ 1D1 ³ 0 ³ 0 ³ X ³ X º 0 ³
1Q3 ³4 25³ 1D2 ³ X ³ 1 ³ X ³ X º Z ³
1Q4 ³5 24³ 1D3 ³ 1 ³ 0 ³ 0 ³ X º - ³
GND ³6 23³ 1D4 ³ 1 ³ 0 ³ 1 ³ 0 º 0 ³
GND ³7 7411 22³ VCC ³ 1 ³ 0 ³ 1 ³ 1 º 1 ³
GND ³8 873 21³ VCC ÀÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³9 20³ 2D1
2Q1 ³10 19³ 2D2
2Q2 ³11 18³ 2D3
2Q3 ³12 17³ 2D4
2Q4 ³13 16³ /2RST
2LE ³14 15³ /2OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411874
Dual 4-bit 3-state D flip-flop with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1CLK ³1 ÀÄÄÙ 28³ /1OE ³/RST³/OE³CLK³ D º Q ³
1Q1 ³2 27³ /1RST ÆÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1Q2 ³3 26³ 1D1 ³ 0 ³ 1 ³ X ³ X º Z ³
1Q3 ³4 25³ 1D2 ³ X ³ 0 ³ X ³ X º 0 ³
1Q4 ³5 24³ 1D3 ³ 1 ³ 0 ³ / ³ 0 º 0 ³
GND ³6 23³ 1D4 ³ 1 ³ 0 ³ / ³ 1 º 1 ³
GND ³7 7411 22³ VCC ³ 1 ³ 0 ³!/ ³ X º - ³
GND ³8 873 21³ VCC ÀÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³9 20³ 2D1
2Q1 ³10 19³ 2D2
2Q2 ³11 18³ 2D3
2Q3 ³12 17³ 2D4
2Q4 ³13 16³ /2RST
2CLK ³14 15³ /2OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7411898
10-bit serial-in parallel-out shift register with asynchronous reset.
Gated serial inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
QC ³1 ÀÄÄÙ 20³ QB
QD ³2 19³ QA
QE ³3 18³ /RST
GND ³4 17³ A1
GND ³5 7411 16³ VCC
GND ³6 898 15³ VCC
GND ³7 14³ A2
QF ³8 13³ CLK
QG ³9 12³ QJ
QH ³10 11³ QI
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7412
Triple 3-input open-collector NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ___
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º/Y ³ /Y = ABC
1B ³2 13³ 1C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2A ³3 12³ /1Y ³ 0 ³ X ³ X º Z ³
2B ³4 7410 11³ 3C ³ 1 ³ 0 ³ X º Z ³
2C ³5 10³ 3B ³ 1 ³ 1 ³ 0 º Z ³
/2Y ³6 9³ 3A ³ 1 ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74121
Monostable multivibrator with Schmitt-trigger inputs.
Programmable output pulse width from 40 ns to 20 seconds.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/Q ³1 ÀÄÄÙ 14³ VCC
³2 13³
/TR1 ³3 74 12³
/TR2 ³4 121 11³ RCext
TR ³5 10³ Cext
Q ³6 9³ Rint
GND ³7 8³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74122
Retriggerable monostable multivibrator with overriding reset and integrated
10kê timing resistor.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/TR1 ³1 ÀÄÄÙ 14³ VCC
/TR2 ³2 13³ RCext
TR1 ³3 74 12³
TR2 ³4 122 11³ Cext
/RST ³5 10³
/Q ³6 9³ Rint
GND ³7 8³ Q
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74123
Dual retriggerable monostable multivibrators with overriding reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1TR ³1 ÀÄÄÙ 16³ VCC
1TR ³2 15³ 1RCext
/1RST ³3 14³ 1Cext
/1Q ³4 74 13³ 1Q
2Q ³5 123 12³ /2Q
2Cext ³6 11³ /2RST
2RCext ³7 10³ 2TR
GND ³8 9³ /2TR
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74125
Quad 3-state noninverting buffer with active low enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
/1OE ³1 ÀÄÄÙ 14³ VCC ³ A ³/OEº Y ³
1A ³2 13³ /4OE ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 74 12³ 4A ³ 0 ³ 0 º 0 ³
/2OE ³4 125 11³ 4Y ³ 1 ³ 0 º 1 ³
2A ³5 10³ /3OE ³ X ³ 1 º Z ³
2Y ³6 9³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³7 8³ 3Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74126
Quad 3-state noninverting buffer with active high enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1OE ³1 ÀÄÄÙ 14³ VCC ³ A ³ OEº Y ³
1A ³2 13³ 4OE ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 74 12³ 4A ³ X ³ 0 º Z ³
2OE ³4 126 11³ 4Y ³ 0 ³ 1 º 0 ³
2A ³5 10³ 3OE ³ 1 ³ 1 º 1 ³
2Y ³6 9³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³7 8³ 3Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74128
Quad 2-input NOR gates/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___
/1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = A+B
1A ³2 13³ /4Y ÆÍÍÍØÍÍÍÎÍÍ͵
1B ³3 12³ 4B ³ 0 ³ 0 º 1 ³
/2Y ³4 7402 11³ 4A ³ 0 ³ 1 º 0 ³
2A ³5 10³ /3Y ³ 1 ³ 0 º 0 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7413
Dual 4-input NAND gates with schmitt-trigger inputs.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD
1B ³2 13³ 2D ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
³3 12³ 2C ³ 0 ³ X ³ X ³ X º 1 ³
1C ³4 7413 11³ ³ 1 ³ 0 ³ X ³ X º 1 ³
1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º 1 ³
/1Y ³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º 1 ³
GND ³7 8³ /2Y ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
74131
1-of-8 inverting decoder/demultiplexer with address register.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ VCC
S1 ³2 15³ /Y0
S2 ³3 14³ /Y1
CLK ³4 74 13³ /Y2
/EN2 ³5 131 12³ /Y3
EN1 ³6 11³ /Y4
/Y7 ³7 10³ /Y5
GND ³8 9³ /Y6
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74132
Quad 2-input NAND gates with schmitt-trigger inputs.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³
2A ³4 74132 11³ /4Y ³ 0 ³ 1 º 1 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 1 ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74133
13-input NAND gate.
ÚÄÄÄÂÄÄÂÄÄÄ¿ _____________
A ³1 ÀÄÄÙ 16³ VCC /Y = ABCDEFGHIJKLM
B ³2 15³ M
C ³3 14³ L
D ³4 74 13³ K
E ³5 133 12³ J
F ³6 11³ I
G ³7 10³ H
GND ³8 9³ /Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74136
Quad 2-input open-collector XOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = A$B = (AúB)+(AúB)
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³
2A ³4 74136 11³ 4Y ³ 0 ³ 1 º Z ³
2B ³5 10³ 3B ³ 1 ³ 0 º Z ³
2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74137
1-of-8 inverting decoder/demultiplexer with address latches.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ VCC
S1 ³2 15³ /Y0
S2 ³3 14³ /Y1
/LE ³4 74 13³ /Y2
/EN2 ³5 137 12³ /Y3
EN1 ³6 11³ /Y4
/Y7 ³7 10³ /Y5
GND ³8 9³ /Y6
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74138
1-of-8 inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÄÂÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ VCC ³EN1³/EN2³/EN3³ S2³ S1³ S0º/Y0³/Y1³...³/Y7³
S1 ³2 15³ /Y0 ÆÍÍÍØÍÍÍÍØÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
S2 ³3 14³ /Y1 ³ 0 ³ X ³ X ³ X ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
/EN3 ³4 74 13³ /Y2 ³ 1 ³ 1 ³ X ³ X ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
/EN2 ³5 138 12³ /Y3 ³ 1 ³ 0 ³ 1 ³ X ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
EN1 ³6 11³ /Y4 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³ 1 ³ 1 ³
/Y7 ³7 10³ /Y5 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³ 1 ³ 1 ³
GND ³8 9³ /Y6 ³ 1 ³ 0 ³ 0 ³ . ³ . ³ . º 1 ³ 1 ³ . ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ 0 ³ 1 ³ 1 ³ 1 º 1 ³ 1 ³ 1 ³ 0 ³
ÀÄÄÄÁÄÄÄÄÁÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
#
74139
Dual 1-of-4 inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
/1EN ³1 ÀÄÄÙ 16³ VCC ³/EN³ S1³ S0º/Y0³/Y1³/Y2³/Y3³
1S0 ³2 15³ /2EN ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
1S1 ³3 14³ 2S0 ³ 1 ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
/1Y0 ³4 74 13³ 2S1 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³ 1 ³ 1 ³
/1Y1 ³5 139 12³ /2Y0 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³ 1 ³ 1 ³
/1Y2 ³6 11³ /2Y1 ³ 0 ³ 1 ³ 0 º 1 ³ 1 ³ 0 ³ 1 ³
/1Y3 ³7 10³ /2Y2 ³ 0 ³ 1 ³ 1 º 1 ³ 1 ³ 1 ³ 0 ³
GND ³8 9³ /2Y3 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7414
Hex inverters with schmitt-trigger inputs.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ /6Y ³ 0 º 1 ³
/2Y ³4 7414 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74140
Dual 4-input NAND gates/50ê line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD
1B ³2 13³ 2D ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
³3 74 12³ 2C ³ 0 ³ X ³ X ³ X º 1 ³
1C ³4 140 11³ ³ 1 ³ 0 ³ X ³ X º 1 ³
1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º 1 ³
/1Y ³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º 1 ³
GND ³7 8³ /2Y ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
74141
1-of-10 inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
/Y8 ³1 ÀÄÄÙ 16³ /Y0 ³ S3³ S2³ S1³ S0º/Y0³/Y1³...³/Y9³
/Y9 ³2 15³ /Y1 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
S0 ³3 14³ /Y5 ³ 0 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³ 1 ³ 1 ³
S3 ³4 74 13³ /Y4 ³ 0 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³ 1 ³ 1 ³
VCC ³5 141 12³ GND ³ . ³ . ³ . ³ . º 1 ³ 1 ³ . ³ 1 ³
S1 ³6 11³ /Y6 ³ 1 ³ 0 ³ 0 ³ 1 º 1 ³ 1 ³ 1 ³ 0 ³
S2 ³7 10³ /Y7 ³ 1 ³ 0 ³ 1 ³ X º 1 ³ 1 ³ 1 ³ 1 ³
/Y2 ³8 9³ /Y3 ³ 1 ³ 1 ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
#
74145
1-of-10 open-collector inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
/Y0 ³1 ÀÄÄÙ 16³ VCC ³ S3³ S2³ S1³ S0º/Y0³/Y1³...³/Y9³
/Y1 ³2 15³ S0 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
/Y2 ³3 14³ S1 ³ 0 ³ 0 ³ 0 ³ 0 º 0 ³ Z ³ Z ³ Z ³
/Y3 ³4 74 13³ S2 ³ 0 ³ 0 ³ 0 ³ 1 º Z ³ 0 ³ Z ³ Z ³
/Y4 ³5 145 12³ S3 ³ . ³ . ³ . ³ . º Z ³ Z ³ . ³ Z ³
/Y5 ³6 11³ /Y9 ³ 1 ³ 0 ³ 0 ³ 1 º Z ³ Z ³ Z ³ 0 ³
/Y6 ³7 10³ /Y8 ³ 1 ³ 0 ³ 1 ³ X º Z ³ Z ³ Z ³ Z ³
GND ³8 9³ /Y7 ³ 1 ³ 1 ³ X ³ X º Z ³ Z ³ Z ³ Z ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
#
74147
10-to-4 line inverting priority encoder.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/A4 ³1 ÀÄÄÙ 16³ VCC
/A5 ³2 15³
/A6 ³3 14³ Y3
/A7 ³4 74 13³ /A3
/A8 ³5 147 12³ /A2
Y2 ³6 11³ /A1
Y1 ³7 10³ /A9
GND ³8 9³ Y0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74148
8-to-3 line inverting priority encoder with cascade inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/A4 ³1 ÀÄÄÙ 16³ VCC
/A5 ³2 15³ /EO
/A6 ³3 14³ /GS
/A7 ³4 74 13³ /A3
/EI ³5 148 12³ /A2
Y2 ³6 11³ /A1
Y1 ³7 10³ /A0
GND ³8 9³ Y0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7415
Triple 3-input open-collector AND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º Y ³ Y = ABC
1B ³2 13³ 1C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2A ³3 12³ 1Y ³ 0 ³ X ³ X º 0 ³
2B ³4 7415 11³ 3C ³ 1 ³ 0 ³ X º 0 ³
2C ³5 10³ 3B ³ 1 ³ 1 ³ 0 º 0 ³
2Y ³6 9³ 3A ³ 1 ³ 1 ³ 1 º Z ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74150
16-to-1 line inverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
D7 ³1 ÀÄÄÙ 24³ VCC
D6 ³2 23³ D8
D5 ³3 22³ D9
D4 ³4 21³ D10
D3 ³5 20³ D11
D2 ³6 74 19³ D12
D1 ³7 150 18³ D13
D0 ³8 17³ D14
/EN ³9 16³ D15
/Y ³10 15³ S0
S3 ³11 14³ S1
GND ³12 13³ S2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74151
8-to-1 line data selector/multiplexer with complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
D3 ³1 ÀÄÄÙ 16³ VCC
D2 ³2 15³ D4
D1 ³3 14³ D5
D0 ³4 74 13³ D6
Y ³5 151 12³ D7
/Y ³6 11³ S0
/EN ³7 10³ S1
GND ³8 9³ S2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74152
8-to-1 line inverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A4 ³1 ÀÄÄÙ 14³ VCC
A3 ³2 13³ A5
A2 ³3 74 12³ A6
A1 ³4 152 11³ A7
A0 ³5 10³ S0
/Y ³6 9³ S1
GND ³7 8³ S1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74153
8-to-2 line noninverting data selector/multiplexer with separate enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1EN ³1 ÀÄÄÙ 16³ VCC
S1 ³2 15³ /2EN
1A3 ³3 14³ S0
1A2 ³4 74 13³ 2A3
1A1 ³5 153 12³ 2A2
1A0 ³6 11³ 2A1
1Y ³7 10³ 2A0
GND ³8 9³ 2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74154
1-of-16 inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/Y0 ³1 ÀÄÄÙ 24³ VCC
/Y1 ³2 23³ S0
/Y2 ³3 22³ S1
/Y3 ³4 21³ S2
/Y4 ³5 20³ S3
/Y5 ³6 74 19³ /EN2
/Y6 ³7 154 18³ /EN1
/Y7 ³8 17³ /Y15
/Y8 ³9 16³ /Y14
/Y9 ³10 15³ /Y13
/Y10 ³11 14³ /Y12
GND ³12 13³ /Y11
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74155
2-of-8 inverting decoder/demultiplexer with separate enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1EN1 ³1 ÀÄÄÙ 16³ VCC
/1EN2 ³2 15³ /2EN1
S1 ³3 14³ /2EN2
/1Y3 ³4 74 13³ S0
/1Y2 ³5 155 12³ /2Y3
/1Y1 ³6 11³ /2Y2
/1Y0 ³7 10³ /2Y1
GND ³8 9³ /2Y0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74156
2-of-8 open-collector inverting decoder/demultiplexer with separate enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1EN1 ³1 ÀÄÄÙ 16³ VCC
/1EN2 ³2 15³ /2EN1
S1 ³3 14³ /2EN2
/1Y3 ³4 74 13³ S0
/1Y2 ³5 156 12³ /2Y3
/1Y1 ³6 11³ /2Y2
/1Y0 ³7 10³ /2Y1
GND ³8 9³ /2Y0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74157
4-of-8 noninverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 16³ VCC
1A0 ³2 15³ /EN
1A1 ³3 14³ 4A0
1Y ³4 74 13³ 4A1
2A0 ³5 157 12³ 4Y
2A1 ³6 11³ 3A0
2Y ³7 10³ 3A1
GND ³8 9³ 3Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74158
4-of-8 inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 16³ VCC
1A0 ³2 15³ /EN
1A1 ³3 14³ 4A0
/1Y ³4 74 13³ 4A1
2A0 ³5 158 12³ /4Y
2A1 ³6 11³ 3A0
/2Y ³7 10³ 3A1
GND ³8 9³ /3Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74159
1-of-16 open-collector inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/Y0 ³1 ÀÄÄÙ 24³ VCC
/Y1 ³2 23³ S0
/Y2 ³3 22³ S1
/Y3 ³4 21³ S2
/Y4 ³5 20³ S3
/Y5 ³6 74 19³ /EN2
/Y6 ³7 159 18³ /EN1
/Y7 ³8 17³ /Y15
/Y8 ³9 16³ /Y14
/Y9 ³10 15³ /Y13
/Y10 ³11 14³ /Y12
GND ³12 13³ /Y11
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416
Hex open-collector high-voltage inverters.
Maximum output voltage is 15V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ /6Y ³ 0 º Z ³
/2Y ³4 7416 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74160, 40160
4-bit synchronous decade counter with load, asynchronous reset, and ripple
carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC
CLK ³2 15³ RCO
P0 ³3 14³ Q0
P1 ³4 74 13³ Q1
P2 ³5 160 12³ Q2
P3 ³6 11³ Q3
ENP ³7 10³ ENT
GND ³8 9³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74161, 40161
4-bit synchronous binary counter with load, asynchronous reset, and ripple
carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC
CLK ³2 15³ RCO
P0 ³3 14³ Q0
P1 ³4 74 13³ Q1
P2 ³5 161 12³ Q2
P3 ³6 11³ Q3
ENP ³7 10³ ENT
GND ³8 9³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74162, 40162
4-bit synchronous decade counter with load, reset, and ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC
CLK ³2 15³ RCO
P0 ³3 14³ Q0
P1 ³4 74 13³ Q1
P2 ³5 162 12³ Q2
P3 ³6 11³ Q3
ENP ³7 10³ ENT
GND ³8 9³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74162240
Quad 4-bit 3-state inverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 48³ /2OE
/1Y1 ³2 47³ 1A1
/1Y2 ³3 46³ 1A2
GND ³4 45³ GND
/1Y3 ³5 44³ 1A3
/1Y4 ³6 43³ 1A4
VCC ³7 42³ VCC
/2Y1 ³8 41³ 2A1
/2Y2 ³9 40³ 2A2
GND ³10 39³ GND
/2Y3 ³11 38³ 2A3
/2Y4 ³12 7416 37³ 2A4
/3Y1 ³13 2240 36³ 3A1
/3Y2 ³14 35³ 3A2
GND ³15 34³ GND
/3Y3 ³16 33³ 3A3
/3Y4 ³17 32³ 3A4
VCC ³18 31³ VCC
/4Y1 ³19 30³ 4A1
/4Y2 ³20 29³ 4A2
GND ³21 28³ GND
/4Y3 ³22 27³ 4A3
/4Y4 ³23 26³ 4A4
/4OE ³24 25³ /3OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74162244
Quad 4-bit 3-state noninverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 48³ /2OE
1Y1 ³2 47³ 1A1
1Y2 ³3 46³ 1A2
GND ³4 45³ GND
1Y3 ³5 44³ 1A3
1Y4 ³6 43³ 1A4
VCC ³7 42³ VCC
2Y1 ³8 41³ 2A1
2Y2 ³9 40³ 2A2
GND ³10 39³ GND
2Y3 ³11 38³ 2A3
2Y4 ³12 7416 37³ 2A4
3Y1 ³13 2241 36³ 3A1
3Y2 ³14 35³ 3A2
GND ³15 34³ GND
3Y3 ³16 33³ 3A3
3Y4 ³17 32³ 3A4
VCC ³18 31³ VCC
4Y1 ³19 30³ 4A1
4Y2 ³20 29³ 4A2
GND ³21 28³ GND
4Y3 ³22 27³ 4A3
4Y4 ³23 26³ 4A4
/4OE ³24 25³ /3OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74162260
12-bit to 24-bit multiplexed D-type latch/MOS driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OEA ³1 ÀÄÄÙ 56³ /O2B
LE1B ³2 55³ LA2B
2B3 ³3 54³ 2B4
GND ³4 53³ GND
2B2 ³5 52³ 2B5
2B1 ³6 51³ 2B6
VCC ³7 50³ VCC
A1 ³8 49³ 2B7
A2 ³9 48³ 2B8
A3 ³10 47³ 2B9
GND ³11 46³ GND
A4 ³12 45³ 2B10
A5 ³13 44³ 2B11
A6 ³14 7416 43³ 2B12
A7 ³15 2260 42³ 1B12
A8 ³16 41³ 1B11
A9 ³17 40³ 1B10
GND ³18 39³ GND
A10 ³19 38³ 1B9
A11 ³20 37³ 1B8
A12 ³21 36³ 1B7
VCC ³22 35³ VCC
1B1 ³23 34³ 1B6
1B2 ³24 33³ 1B5
GND ³25 32³ GND
1B3 ³26 31³ 1B4
LE2B ³27 30³ LA1B
S ³28 29³ /O1B
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416240
Quad 4-bit 3-state inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 48³ /2OE
/1Y1 ³2 47³ 1A1
/1Y2 ³3 46³ 1A2
GND ³4 45³ GND
/1Y3 ³5 44³ 1A3
/1Y4 ³6 43³ 1A4
VCC ³7 42³ VCC
/2Y1 ³8 41³ 2A1
/2Y2 ³9 40³ 2A2
GND ³10 39³ GND
/2Y3 ³11 38³ 2A3
/2Y4 ³12 7416 37³ 2A4
/3Y1 ³13 240 36³ 3A1
/3Y2 ³14 35³ 3A2
GND ³15 34³ GND
/3Y3 ³16 33³ 3A3
/3Y4 ³17 32³ 3A4
VCC ³18 31³ VCC
/4Y1 ³19 30³ 4A1
/4Y2 ³20 29³ 4A2
GND ³21 28³ GND
/4Y3 ³22 27³ 4A3
/4Y4 ³23 26³ 4A4
/4OE ³24 25³ /3OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416241
Quad 4-bit 3-state noninverting buffer/line driver.
Two active low, two active high output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 48³ 2OE
1Y1 ³2 47³ 1A1
1Y2 ³3 46³ 1A2
GND ³4 45³ GND
1Y3 ³5 44³ 1A3
1Y4 ³6 43³ 1A4
VCC ³7 42³ VCC
2Y1 ³8 41³ 2A1
2Y2 ³9 40³ 2A2
GND ³10 39³ GND
2Y3 ³11 38³ 2A3
2Y4 ³12 7416 37³ 2A4
3Y1 ³13 241 36³ 3A1
3Y2 ³14 35³ 3A2
GND ³15 34³ GND
3Y3 ³16 33³ 3A3
3Y4 ³17 32³ 3A4
VCC ³18 31³ VCC
4Y1 ³19 30³ 4A1
4Y2 ³20 29³ 4A2
GND ³21 28³ GND
4Y3 ³22 27³ 4A3
4Y4 ³23 26³ 4A4
/4OE ³24 25³ 3OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416244
Quad 4-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 48³ /2OE
1Y1 ³2 47³ 1A1
1Y2 ³3 46³ 1A2
GND ³4 45³ GND
1Y3 ³5 44³ 1A3
1Y4 ³6 43³ 1A4
VCC ³7 42³ VCC
2Y1 ³8 41³ 2A1
2Y2 ³9 40³ 2A2
GND ³10 39³ GND
2Y3 ³11 38³ 2A3
2Y4 ³12 7416 37³ 2A4
3Y1 ³13 244 36³ 3A1
3Y2 ³14 35³ 3A2
GND ³15 34³ GND
3Y3 ³16 33³ 3A3
3Y4 ³17 32³ 3A4
VCC ³18 31³ VCC
4Y1 ³19 30³ 4A1
4Y2 ³20 29³ 4A2
GND ³21 28³ GND
4Y3 ³22 27³ 4A3
4Y4 ³23 26³ 4A4
/4OE ³24 25³ /3OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416245
Dual 8-bit 3-state noninverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
1DIR ³1 ÀÄÄÙ 48³ /1EN ³/EN³DIRº A ³ B ³
1B1 ³2 47³ 1A1 ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
1B2 ³3 46³ 1A2 ³ 1 ³ X º Z ³ Z ³
GND ³4 45³ GND ³ 0 ³ 0 º B ³ Z ³
1B3 ³5 44³ 1A3 ³ 0 ³ 1 º Z ³ A ³
1B4 ³6 43³ 1A4 ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
VCC ³7 42³ VCC
1B5 ³8 41³ 1A5
1B6 ³9 40³ 1A6
GND ³10 39³ GND
1B7 ³11 38³ 1A7
1B8 ³12 7416 37³ 1A8
2B1 ³13 245 36³ 2A1
2B2 ³14 35³ 2A2
GND ³15 34³ GND
2B3 ³16 33³ 2A3
2B4 ³17 32³ 2A4
VCC ³18 31³ VCC
2B5 ³19 30³ 2A5
2B6 ³20 29³ 2A6
GND ³21 28³ GND
2B7 ³22 27³ 2A7
2B8 ³23 26³ 2A8
2DIR ³24 25³ /2EN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416260
12-bit to 24-bit multiplexed D-type latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OEA ³1 ÀÄÄÙ 56³ /O2B
LE1B ³2 55³ LA2B
2B3 ³3 54³ 2B4
GND ³4 53³ GND
2B2 ³5 52³ 2B5
2B1 ³6 51³ 2B6
VCC ³7 50³ VCC
A1 ³8 49³ 2B7
A2 ³9 48³ 2B8
A3 ³10 47³ 2B9
GND ³11 46³ GND
A4 ³12 45³ 2B10
A5 ³13 44³ 2B11
A6 ³14 7416 43³ 2B12
A7 ³15 260 42³ 1B12
A8 ³16 41³ 1B11
A9 ³17 40³ 1B10
GND ³18 39³ GND
A10 ³19 38³ 1B9
A11 ³20 37³ 1B8
A12 ³21 36³ 1B7
VCC ³22 35³ VCC
1B1 ³23 34³ 1B6
1B2 ³24 33³ 1B5
GND ³25 32³ GND
1B3 ³26 31³ 1B4
LE2B ³27 30³ LA1B
SEL ³28 29³ /O1B
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74163, 40163
4-bit synchronous binary counter with load, reset, and ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC
CLK ³2 15³ RCO
P0 ³3 14³ Q0
P1 ³4 74 13³ Q1
P2 ³5 163 12³ Q2
P3 ³6 11³ Q3
ENP ³7 10³ ENT
GND ³8 9³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416373
Dual 8-bit 3-state transparent latches.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/1OE ³1 ÀÄÄÙ 48³ 1LE ³/OE³ LE³ D º Q ³
1Q1 ³2 47³ 1D1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1Q2 ³3 46³ 1D2 ³ 1 ³ X ³ X º Z ³
GND ³4 45³ GND ³ 0 ³ 0 ³ X º - ³
1Q3 ³5 44³ 1D3 ³ 0 ³ 1 ³ 0 º 0 ³
1Q4 ³6 43³ 1D4 ³ 0 ³ 1 ³ 1 º 1 ³
VCC ³7 42³ VCC ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
1Q5 ³8 41³ 1D5
1Q6 ³9 40³ 1D6
GND ³10 39³ GND
1Q7 ³11 38³ 1D7
1Q8 ³12 7416 37³ 1D8
2Q1 ³13 373 36³ 2D1
2Q2 ³14 35³ 2D2
GND ³15 34³ GND
2Q3 ³16 33³ 2D3
2Q4 ³17 32³ 2D4
VCC ³18 31³ VCC
2Q5 ³19 30³ 2D5
2Q6 ³20 29³ 2D6
GND ³21 28³ GND
2Q7 ³22 27³ 2D7
2Q8 ³23 26³ 2D8
/2OE ³24 25³ 2LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416374
Dual 8-bit 3-state D flip-flops.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/1OE ³1 ÀÄÄÙ 48³ 1CLK ³/OE³CLK³ D º Q ³
1Q1 ³2 47³ 1D1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1Q2 ³3 46³ 1D2 ³ 1 ³ X ³ X º Z ³
GND ³4 45³ GND ³ 0 ³ / ³ 0 º 0 ³
1Q3 ³5 44³ 1D3 ³ 0 ³ / ³ 1 º 1 ³
1Q4 ³6 43³ 1D4 ³ 0 ³!/ ³ X º - ³
VCC ³7 42³ VCC ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
1Q5 ³8 41³ 1D5
1Q6 ³9 40³ 1D6
GND ³10 39³ GND
1Q7 ³11 38³ 1D7
1Q8 ³12 7416 37³ 1D8
2Q1 ³13 374 36³ 2D1
2Q2 ³14 35³ 2D2
GND ³15 34³ GND
2Q3 ³16 33³ 2D3
2Q4 ³17 32³ 2D4
VCC ³18 31³ VCC
2Q5 ³19 30³ 2D5
2Q6 ³20 29³ 2D6
GND ³21 28³ GND
2Q7 ³22 27³ 2D7
2Q8 ³23 26³ 2D8
/2OE ³24 25³ 2CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74164
8-bit serial-in parallel-out shift register with asynchronous reset.
Gated serial inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 14³ VCC
A2 ³2 13³ QH
QA ³3 74 12³ QGH
QB ³4 164 11³ QF
QC ³5 10³ QE
QD ³6 9³ /RST
GND ³7 8³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416470
Dual 8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OA ³1 ÀÄÄÙ 56³ /1OB
1CKA ³2 55³ 1CKB
/1CA ³3 54³ /1CB
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 470 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
/2CA ³26 31³ /2CB
2CKA ³27 30³ 2CKB
/2OA ³28 29³ /2OB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416472
Dual 9-bit 3-state noninverting latched transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OA ³1 ÀÄÄÙ 56³ /1OB
/1LA ³2 55³ /1LB
1A1 ³3 54³ 1B1
GND ³4 53³ GND
1A2 ³5 52³ 1B2
1A3 ³6 51³ 1B3
VCC ³7 50³ VCC
1A4 ³8 49³ 1B4
1A5 ³9 48³ 1B5
1A6 ³10 47³ 1B6
GND ³11 46³ GND
1A7 ³12 45³ 1B7
1A8 ³13 44³ 1B8
1A9 ³14 7416 43³ 1B9
2A1 ³15 472 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
2A9 ³26 31³ 2B9
/2LA ³27 30³ /2LB
/2OA ³28 29³ /2OB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416474
Dual 9-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OB ³1 ÀÄÄÙ 56³ /1OA
1CAB ³2 55³ 1CBA
1A1 ³3 54³ 1B1
GND ³4 53³ GND
1A2 ³5 52³ 1B2
1A3 ³6 51³ 1B3
VCC ³7 50³ VCC
1A4 ³8 49³ 1B4
1A5 ³9 48³ 1B5
1A6 ³10 47³ 1B6
GND ³11 46³ GND
1A7 ³12 45³ 1B7
1A8 ³13 44³ 1B8
1A9 ³14 7416 43³ 1B9
2A1 ³15 474 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
2A9 ³26 31³ 2B9
2CAB ³27 30³ 2CBA
/2OB ³28 29³ /2OA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416475
Dual 9-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OA ³1 ÀÄÄÙ 56³ /1OB
1CKA ³2 55³ 1CKB
1A1 ³3 54³ 1B1
GND ³4 53³ GND
1A2 ³5 52³ 1B2
1A3 ³6 51³ 1B3
VCC ³7 50³ VCC
1A4 ³8 49³ 1B4
1A5 ³9 48³ 1B5
1A6 ³10 47³ 1B6
GND ³11 46³ GND
1A7 ³12 45³ 1B7
1A8 ³13 44³ 1B8
1A9 ³14 7416 43³ 1B9
2A1 ³15 475 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
2A9 ³26 31³ 2B9
2CKA ³27 30³ 2CKB
/2OA ³28 29³ /2OB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74165
8-bit parallel-in serial-out shift register with asynchronous parallel load
and two gated clock inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
SH//LD ³1 ÀÄÄÙ 16³ VCC
CLK1 ³2 15³ CLK2
P3 ³3 14³ P4
P2 ³4 74 13³ P5
P1 ³5 165 12³ P6
P0 ³6 11³ P7
/QH ³7 10³ D
GND ³8 9³ QH
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416500
18-bit 3-state noninverting latched/registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
OEAB ³1 ÀÄÄÙ 56³ GND
LEAB ³2 55³ /CAB
A1 ³3 54³ B1
GND ³4 53³ GND
A2 ³5 52³ B2
A3 ³6 51³ B3
VCC ³7 50³ VCC
A4 ³8 49³ B4
A5 ³9 48³ B5
A6 ³10 47³ B6
GND ³11 46³ GND
A7 ³12 45³ B7
A8 ³13 44³ B8
A9 ³14 7416 43³ B9
A10 ³15 500 42³ B10
A11 ³16 41³ B11
A12 ³17 40³ B12
GND ³18 39³ GND
A13 ³19 38³ B13
A14 ³20 37³ B14
A15 ³21 36³ B15
VCC ³22 35³ VCC
A16 ³23 34³ B16
A17 ³24 33³ B17
GND ³25 32³ GND
A18 ³26 31³ B18
/OBA ³27 30³ /CBA
LEBA ³28 29³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416501
18-bit 3-state noninverting latched/registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
OEAB ³1 ÀÄÄÙ 56³ GND
LEAB ³2 55³ CLKAB
A1 ³3 54³ B1
GND ³4 53³ GND
A2 ³5 52³ B2
A3 ³6 51³ B3
VCC ³7 50³ VCC
A4 ³8 49³ B4
A5 ³9 48³ B5
A6 ³10 47³ B6
GND ³11 46³ GND
A7 ³12 45³ B7
A8 ³13 44³ B8
A9 ³14 7416 43³ B9
A10 ³15 501 42³ B10
A11 ³16 41³ B11
A12 ³17 40³ B12
GND ³18 39³ GND
A13 ³19 38³ B13
A14 ³20 37³ B14
A15 ³21 36³ B15
VCC ³22 35³ VCC
A16 ³23 34³ B16
A17 ³24 33³ B17
GND ³25 32³ GND
A18 ³26 31³ B18
/OEA ³27 30³ CLKBA
LEBA ³28 29³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416540
Quad 4-bit 3-state inverting buffer/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1O1 ³1 ÀÄÄÙ 48³ /1O2
/1Y1 ³2 47³ 1A1
/1Y2 ³3 46³ 1A2
GND ³4 45³ GND
/1Y3 ³5 44³ 1A3
/1Y4 ³6 43³ 1A4
VCC ³7 42³ VCC
/1Y5 ³8 41³ 1A5
/1Y6 ³9 40³ 1A6
GND ³10 39³ GND
/1Y7 ³11 38³ 1A7
/1Y8 ³12 7416 37³ 1A8
/2Y1 ³13 540 36³ 2A1
/2Y2 ³14 35³ 2A2
GND ³15 34³ GND
/2Y3 ³16 33³ 2A3
/2Y4 ³17 32³ 2A4
VCC ³18 31³ VCC
/2Y5 ³19 30³ 2A5
/2Y6 ³20 29³ 2A6
GND ³21 28³ GND
/2Y7 ³22 27³ 2A7
/2Y8 ³23 26³ 2A8
/2O1 ³24 25³ /2O2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416541
Quad 4-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1O1 ³1 ÀÄÄÙ 48³ /1O2
1Y1 ³2 47³ 1A1
1Y2 ³3 46³ 1A2
GND ³4 45³ GND
1Y3 ³5 44³ 1A3
1Y4 ³6 43³ 1A4
VCC ³7 42³ VCC
1Y5 ³8 41³ 1A5
1Y6 ³9 40³ 1A6
GND ³10 39³ GND
1Y7 ³11 38³ 1A7
1Y8 ³12 7416 37³ 1A8
2Y1 ³13 541 36³ 2A1
2Y2 ³14 35³ 2A2
GND ³15 34³ GND
2Y3 ³16 33³ 2A3
2Y4 ³17 32³ 2A4
VCC ³18 31³ VCC
2Y5 ³19 30³ 2A5
2Y6 ³20 29³ 2A6
GND ³21 28³ GND
2Y7 ³22 27³ 2A7
2Y8 ³23 26³ 2A8
/2O1 ³24 25³ /2O2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416543
Dual 8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OA ³1 ÀÄÄÙ 56³ /1OB
/1LA ³2 55³ /1LB
/1CA ³3 54³ /1CB
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 543 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
/2CA ³26 31³ /2CB
/2LA ³27 30³ /2LB
/2OA ³28 29³ /2OB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416544
Dual 8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OA ³1 ÀÄÄÙ 56³ /1OB
/1LA ³2 55³ /1LB
/1CA ³3 54³ /1CB
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 544 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
/2CA ³26 31³ /2CB
/2LA ³27 30³ /2LB
/2OA ³28 29³ /2OB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74166
8-bit parallel-in serial-out shift register with asynchronous reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
SA ³1 ÀÄÄÙ 16³ VCC
A ³2 15³ SH//LD
B ³3 14³ H
C ³4 74 13³ QH
D ³5 166 12³ G
CLK1 ³6 11³ F
CLK2 ³7 10³ E
GND ³8 9³ /RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416600
18-bit 3-state noninverting latched/registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OAB ³1 ÀÄÄÙ 56³ /CEB
LEAB ³2 55³ /CAB
A1 ³3 54³ B1
GND ³4 53³ GND
A2 ³5 52³ B2
A3 ³6 51³ B3
VCC ³7 50³ VCC
A4 ³8 49³ B4
A5 ³9 48³ B5
A6 ³10 47³ B6
GND ³11 46³ GND
A7 ³12 45³ B7
A8 ³13 44³ B8
A9 ³14 7416 43³ B9
A10 ³15 600 42³ B10
A11 ³16 41³ B11
A12 ³17 40³ B12
GND ³18 39³ GND
A13 ³19 38³ B13
A14 ³20 37³ B14
A15 ³21 36³ B15
VCC ³22 35³ VCC
A16 ³23 34³ B16
A17 ³24 33³ B17
GND ³25 32³ GND
A18A ³26 31³ B18
/OBA ³27 30³ /CBA
LEBA ³28 29³ /CEA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416601
18-bit 3-state noninverting latched/registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OAB ³1 ÀÄÄÙ 56³ /CEB
LEAB ³2 55³ /CAB
A1 ³3 54³ B1
GND ³4 53³ GND
A2 ³5 52³ B2
A3 ³6 51³ B3
VCC ³7 50³ VCC
A4 ³8 49³ B4
A5 ³9 48³ B5
A6 ³10 47³ B6
GND ³11 46³ GND
A7 ³12 45³ B7
A8 ³13 44³ B8
A9 ³14 7416 43³ B9
A10 ³15 600 42³ B10
A11 ³16 41³ B11
A12 ³17 40³ B12
GND ³18 39³ GND
A13 ³19 38³ B13
A14 ³20 37³ B14
A15 ³21 36³ B15
VCC ³22 35³ VCC
A16 ³23 34³ B16
A17 ³24 33³ B17
GND ³25 32³ GND
A18A ³26 31³ B18
/OBA ³27 30³ /CBA
LEBA ³28 29³ /CEA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416620
Dual 8-bit 3-state inverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1GAB ³1 ÀÄÄÙ 48³ /1GA
1B1 ³2 47³ 1A1
1B2 ³3 46³ 1A2
GND ³4 45³ GND
1B3 ³5 44³ 1A3
1B4 ³6 43³ 1A4
VCC ³7 42³ VCC
1B5 ³8 41³ 1A5
1B6 ³9 40³ 1A6
GND ³10 39³ GND
1B7 ³11 38³ 1A7
1B8 ³12 7416 37³ 1A8
2B1 ³13 620 36³ 2A1
2B2 ³14 35³ 2A2
GND ³15 34³ GND
2B3 ³16 33³ 2A3
2B4 ³17 32³ 2A4
VCC ³18 31³ VCC
2B5 ³19 30³ 2A5
2B6 ³20 29³ 2A6
GND ³21 28³ GND
2B7 ³22 27³ 2A7
2B8 ³23 26³ 2A8
2GAB ³24 25³ /2GA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416623
Dual 8-bit 3-state noninverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1OAB ³1 ÀÄÄÙ 48³ /1OA
1B1 ³2 47³ 1A1
1B2 ³3 46³ 1A2
GND ³4 45³ GND
1B3 ³5 44³ 1A3
1B4 ³6 43³ 1A4
VCC ³7 42³ VCC
1B5 ³8 41³ 1A5
1B6 ³9 40³ 1A6
GND ³10 39³ GND
1B7 ³11 38³ 1A7
1B8 ³12 7416 37³ 1A8
2B1 ³13 623 36³ 2A1
2B2 ³14 35³ 2A2
GND ³15 34³ GND
2B3 ³16 33³ 2A3
2B4 ³17 32³ 2A4
VCC ³18 31³ VCC
2B5 ³19 30³ 2A5
2B6 ³20 29³ 2A6
GND ³21 28³ GND
2B7 ³22 27³ 2A7
2B8 ³23 26³ 2A8
2OAB ³24 25³ /2OA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416640
Dual 8-bit 3-state noninverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
1DIR ³1 ÀÄÄÙ 48³ /1EN ³/EN³DIRº A ³ B ³
1B1 ³2 47³ 1A1 ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
1B2 ³3 46³ 1A2 ³ 1 ³ X º Z ³ Z ³
GND ³4 45³ GND ³ 0 ³ 0 º/B ³ Z ³
1B3 ³5 44³ 1A3 ³ 0 ³ 1 º Z ³/A ³
1B4 ³6 43³ 1A4 ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
VCC ³7 42³ VCC
1B5 ³8 41³ 1A5
1B6 ³9 40³ 1A6
GND ³10 39³ GND
1B7 ³11 38³ 1A7
1B8 ³12 7416 37³ 1A8
2B1 ³13 640 36³ 2A1
2B2 ³14 35³ 2A2
GND ³15 34³ GND
2B3 ³16 33³ 2A3
2B4 ³17 32³ 2A4
VCC ³18 31³ VCC
2B5 ³19 30³ 2A5
2B6 ³20 29³ 2A6
GND ³21 28³ GND
2B7 ³22 27³ 2A7
2B8 ³23 26³ 2A8
2DIR ³24 25³ /2EN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416646
Dual 8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1DIR ³1 ÀÄÄÙ 56³ /1EN
1CAB ³2 55³ 1CBA
1SAB ³3 54³ 1SBA
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 646 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
2SAB ³26 31³ 2SBA
2CAB ³27 30³ 2CBA
2DIR ³28 29³ /2EN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416648
Dual 8-bit 3-state inverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1DIR ³1 ÀÄÄÙ 56³ /1EN
1CAB ³2 55³ 1CBA
1SAB ³3 54³ 1SBA
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 648 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
2SAB ³26 31³ 2SBA
2CAB ³27 30³ 2CBA
2DIR ³28 29³ /2EN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416651
Dual 8-bit 3-state inverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OA ³1 ÀÄÄÙ 56³ /1OB
1CKA ³2 55³ 1CKB
1SAB ³3 54³ 1SBA
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 651 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
2SAB ³26 31³ 2SBA
2CKA ³27 30³ 2CKB
/2OA ³28 29³ /2OB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416652
Dual 8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1GAB ³1 ÀÄÄÙ 56³ /1GB
1CAB ³2 55³ 1CBA
1SAB ³3 54³ 1SBA
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 652 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
2SAB ³26 31³ 2SBA
2CAB ³27 30³ 2CBA
2GAB ³28 29³ /2GB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416657
Dual 8-bit 3-state noninverting bus transceiver with parity generator/checker.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 56³ 1DIR
³2 55³ 1O//E
/1ERR ³3 54³ 1PAR
GND ³4 53³ GND
1A0 ³5 52³ 1B0
1A1 ³6 51³ 1B1
VCC ³7 50³ VCC
1A2 ³8 49³ 1B2
1A3 ³9 48³ 1B3
1A4 ³10 47³ 1B4
GND ³11 46³ GND
1A5 ³12 45³ 1B5
1A6 ³13 44³ 1B6
1A7 ³14 7416 43³ 1B7
2A0 ³15 657 42³ 2B0
2A1 ³16 41³ 2B1
2A2 ³17 40³ 2B2
GND ³18 39³ GND
2A3 ³19 38³ 2B3
2A4 ³20 37³ 2B4
2A5 ³21 36³ 2B5
VCC ³22 35³ VCC
2A6 ³23 34³ 2B6
2A7 ³24 33³ 2B7
GND ³25 32³ GND
/2ERR ³26 31³ 2PAR
³27 30³ 2O//E
/2OE ³28 29³ 2DIR
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74167
4-bit synchronous decade rate multiplier.
Can perform fixed-rate or variable-rate frequency division.
Output frequency is equal to input frequency multiplied by the rate input M
and divided by 10.
ÚÄÄÄÂÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 16³ VCC
B2 ³2 15³ B1
B3 ³3 14³ B0
SET-9 ³4 74 13³ RST
Z ³5 167 12³ U/CAS
Y ³6 11³ ENin
ENout ³7 10³ STRB
GND ³8 9³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74168
4-bit synchronous decade up/down counter with load and ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
U//D ³1 ÀÄÄÙ 16³ VCC
CLK ³2 15³ /RCO
P0 ³3 14³ Q0
P1 ³4 74 13³ Q1
P2 ³5 168 12³ Q2
P3 ³6 11³ Q3
/ENP ³7 10³ /ENT
GND ³8 9³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416821
Dual 10-bit 3-state D flip-flops.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/1OE ³1 ÀÄÄÙ 56³ 1CLK ³/OE³CLK³ D º Q ³
1Q1 ³2 55³ 1D1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1Q2 ³3 54³ 1D2 ³ 1 ³ X ³ X º Z ³
GND ³4 53³ GND ³ 0 ³ / ³ 0 º 0 ³
1Q3 ³5 52³ 1D3 ³ 0 ³ / ³ 1 º 1 ³
1Q4 ³6 51³ 1D4 ³ 0 ³!/ ³ X º - ³
VCC ³7 50³ VCC ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
1Q5 ³8 49³ 1D5
1Q6 ³9 48³ 1D6
1Q7 ³10 47³ 1D7
GND ³11 46³ GND
1Q8 ³12 45³ 1D8
1Q9 ³13 44³ 1D9
1Q10 ³14 7416 43³ 1D10
2Q1 ³15 821 42³ 2D1
2Q2 ³16 41³ 2D2
2Q3 ³17 40³ 2D3
GND ³18 39³ GND
2Q4 ³19 38³ 2D4
2Q5 ³20 37³ 2D5
2Q6 ³21 36³ 2D6
VCC ³22 35³ VCC
2Q7 ³23 34³ 2D7
2Q8 ³24 33³ 2D8
GND ³25 32³ GND
2Q9 ³26 31³ 2D9
2Q10 ³27 30³ 2D10
/2OE ³28 29³ 2CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416823
Dual 9-bit 3-state D flip-flops with clock enable and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1RST ³1 ÀÄÄÙ 56³ 1CLK
/1OE ³2 55³ /1CLKEN
1Q1 ³3 54³ 1D1
GND ³4 53³ GND
1Q2 ³5 52³ 1D2
1Q3 ³6 51³ 1D3
VCC ³7 50³ VCC
1Q4 ³8 49³ 1D4
1Q5 ³9 48³ 1D5
1Q6 ³10 47³ 1D6
GND ³11 46³ GND
1Q7 ³12 45³ 1D7
1Q8 ³13 44³ 1D8
1Q9 ³14 7416 43³ 1D9
2Q1 ³15 823 42³ 2D1
2Q2 ³16 41³ 2D2
2Q3 ³17 40³ 2D3
GND ³18 39³ GND
2Q4 ³19 38³ 2D4
2Q5 ³20 37³ 2D5
2Q6 ³21 36³ 2D6
VCC ³22 35³ VCC
2Q7 ³23 34³ 2D7
2Q8 ³24 33³ 2D8
GND ³25 32³ GND
2Q9 ³26 31³ 2D9
/2OE ³27 30³ /2CLKEN
/2RST ³28 29³ 2CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416825
Dual 9-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE1 ³1 ÀÄÄÙ 56³ /1OE2
1Y1 ³2 55³ 1A1
1Y2 ³3 54³ 1A2
GND ³4 53³ GND
1Y3 ³5 52³ 1A3
1Y4 ³6 51³ 1A4
VCC ³7 50³ VCC
1Y5 ³8 49³ 1A5
1Y6 ³9 48³ 1A6
1Y7 ³10 47³ 1A7
GND ³11 46³ GND
1Y8 ³12 45³ 1A8
1Y9 ³13 44³ 1A9
GND ³14 7416 43³ GND
GND ³15 825 42³ GND
2Y1 ³16 41³ 2A1
2Y2 ³17 40³ 2A2
GND ³18 39³ GND
2Y3 ³19 38³ 2A3
2Y4 ³20 37³ 2A4
2Y5 ³21 36³ VCC
VCC ³22 35³ 2A5
2Y6 ³23 34³ 2A6
2Y7 ³24 33³ 2A7
GND ³25 32³ GND
2Y8 ³26 31³ 2A8
2Y9 ³27 30³ 2A9
/2OE1 ³28 29³ /2OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416827
Dual 10-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1O1 ³1 ÀÄÄÙ 56³ /1O2
1Y1 ³2 55³ 1A1
1Y2 ³3 54³ 1A2
GND ³4 53³ GND
1Y3 ³5 52³ 1A3
1Y4 ³6 51³ 1A4
VCC ³7 50³ VCC
1Y5 ³8 49³ 1A5
1Y6 ³9 48³ 1A6
1Y7 ³10 47³ 1A7
GND ³11 46³ GND
1Y8 ³12 45³ 1A8
1Y9 ³13 44³ 1A9
1Y10 ³14 7416 43³ 1A10
2Y1 ³15 827 42³ 2A1
2Y2 ³16 41³ 2A2
2Y3 ³17 40³ 2A3
GND ³18 39³ GND
2Y4 ³19 38³ 2A4
2Y5 ³20 37³ 2A5
2Y6 ³21 36³ 2A6
VCC ³22 35³ VCC
2Y7 ³23 34³ 2A7
2Y8 ³24 33³ 2A8
GND ³25 32³ GND
2Y9 ³26 31³ 2A9
2Y10 ³27 30³ 2A10
/2O1 ³28 29³ /2O2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416828
Dual 10-bit 3-state inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1O1 ³1 ÀÄÄÙ 56³ /1O2
/1Y1 ³2 55³ 1A1
/1Y2 ³3 54³ 1A2
GND ³4 53³ GND
/1Y3 ³5 52³ 1A3
/1Y4 ³6 51³ 1A4
VCC ³7 50³ VCC
/1Y5 ³8 49³ 1A5
/1Y6 ³9 48³ 1A6
/1Y7 ³10 47³ 1A7
GND ³11 46³ GND
/1Y8 ³12 45³ 1A8
/1Y9 ³13 44³ 1A9
1Y10 ³14 7416 43³ 1A10
/2Y1 ³15 828 42³ 2A1
/2Y2 ³16 41³ 2A2
/2Y3 ³17 40³ 2A3
GND ³18 39³ GND
/2Y4 ³19 38³ 2A4
/2Y5 ³20 37³ 2A5
/2Y6 ³21 36³ 2A6
VCC ³22 35³ VCC
/2Y7 ³23 34³ 2A7
/2Y8 ³24 33³ 2A8
GND ³25 32³ GND
/2Y9 ³26 31³ 2A9
2Y10 ³27 30³ 2A10
/2O1 ³28 29³ /2O2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416833
Dual 8-bit 3-state noninverting bus transceiver with parity generator/checker
and parity register.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OB ³1 ÀÄÄÙ 56³ /1OA
1CLK ³2 55³ /1CL
/1ERR ³3 54³ 1PAR
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 833 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
/2ERR ³26 31³ 2PAR
2CLK ³27 30³ /2CL
/2OB ³28 29³ /2OA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416841
Dual 10-bit 3-state transparent latches.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/1OE ³1 ÀÄÄÙ 56³ 1LE ³/OE³ LE³ D º Q ³
1Q1 ³2 55³ 1D1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1Q2 ³3 54³ 1D2 ³ 1 ³ X ³ X º Z ³
GND ³4 53³ GND ³ 0 ³ 0 ³ X º - ³
1Q3 ³5 52³ 1D3 ³ 0 ³ 1 ³ 0 º 0 ³
1Q4 ³6 51³ 1D4 ³ 0 ³ 1 ³ 1 º 1 ³
VCC ³7 50³ VCC ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
1Q5 ³8 49³ 1D5
1Q6 ³9 48³ 1D6
1Q7 ³10 47³ 1D7
GND ³11 46³ GND
1Q8 ³12 45³ 1D8
1Q9 ³13 44³ 1D9
1Q10 ³14 7416 43³ 1D10
2Q1 ³15 841 42³ 2D1
2Q2 ³16 41³ 2D2
2Q3 ³17 40³ 2D3
GND ³18 39³ GND
2Q4 ³19 38³ 2D4
2Q5 ³20 37³ 2D5
2Q6 ³21 36³ 2D6
VCC ³22 35³ VCC
2Q7 ³23 34³ 2D7
2Q8 ³24 33³ 2D8
GND ³25 32³ GND
2Q9 ³26 31³ 2D9
2Q10 ³27 30³ 2D10
/2OE ³28 29³ 2LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416853
Dual 8-bit 3-state noninverting bus transceiver with parity generator/checker
and parity latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OB ³1 ÀÄÄÙ 56³ /1OA
/1LE ³2 55³ /1CL
/1ERR ³3 54³ 1PAR
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 853 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
/2ERR ³26 31³ 2PAR
/2LE ³27 30³ /2CL
/2OB ³28 29³ /2OA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416861
Dual 10-bit 3-state noninverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1GB ³1 ÀÄÄÙ 56³ /1GA
1B1 ³2 55³ 1A1
1B2 ³3 54³ 1A2
GND ³4 53³ GND
1B3 ³5 52³ 1A3
1B4 ³6 51³ 1A4
VCC ³7 50³ VCC
1B5 ³8 49³ 1A5
1B6 ³9 48³ 1A6
1B7 ³10 47³ 1A7
GND ³11 46³ GND
1B8 ³12 45³ 1A8
1B9 ³13 44³ 1A9
1B10 ³14 7416 43³ 1A10
2B1 ³15 861 42³ 2A1
2B2 ³16 41³ 2A2
2B3 ³17 40³ 2A3
GND ³18 39³ GND
2B4 ³19 38³ 2A4
2B5 ³20 37³ 2A5
2B6 ³21 36³ 2A6
VCC ³22 35³ VCC
2B7 ³23 34³ 2A7
2B8 ³24 33³ 2A8
GND ³25 32³ GND
2B9 ³26 31³ 2A9
2B10 ³27 30³ 2A10
/2GB ³28 29³ /2GA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416863
Dual 9-bit 3-state noninverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1GA ³1 ÀÄÄÙ 56³ /1GB
1B1 ³2 55³ 1A1
1B2 ³3 54³ 1A2
GND ³4 53³ GND
1B3 ³5 52³ 1A3
1B4 ³6 51³ 1A4
VCC ³7 50³ VCC
1B5 ³8 49³ 1A5
1B6 ³9 48³ 1A6
1B7 ³10 47³ 1A7
GND ³11 46³ GND
1B8 ³12 45³ 1A8
1B9 ³13 44³ 1A9
GND ³14 7416 43³ GND
GND ³15 863 42³ GND
2B1 ³16 41³ 2A1
2B2 ³17 40³ 2A2
GND ³18 39³ GND
2B3 ³19 38³ 2A3
2B4 ³20 37³ 2A4
2B5 ³21 36³ VCC
VCC ³22 35³ 2A5
2B6 ³23 34³ 2A6
2B7 ³24 33³ 2A7
GND ³25 32³ GND
2B8 ³26 31³ 2A8
2B9 ³27 30³ 2A9
/2GA ³28 29³ /2GB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74169
4-bit synchronous binary up/down counter with load and ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
U//D ³1 ÀÄÄÙ 16³ VCC
CLK ³2 15³ /RCO
P0 ³3 14³ Q0
P1 ³4 74 13³ Q1
P2 ³5 169 12³ Q2
P3 ³6 11³ Q3
/ENP ³7 10³ /ENT
GND ³8 9³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416952
Dual 8-bit 3-state noninverting latched transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OA ³1 ÀÄÄÙ 56³ /1OB
1CKA ³2 55³ 1CKB
/1EA ³3 54³ /1EB
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 952 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
/2EA ³26 31³ /2EB
2CKA ³27 30³ 2CKB
/2OA ³28 29³ /2OB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7416953
Dual 8-bit 3-state inverting latched transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OA ³1 ÀÄÄÙ 56³ /1OB
1CKA ³2 55³ 1CKB
/1EA ³3 54³ /1EB
GND ³4 53³ GND
1A1 ³5 52³ 1B1
1A2 ³6 51³ 1B2
VCC ³7 50³ VCC
1A3 ³8 49³ 1B3
1A4 ³9 48³ 1B4
1A5 ³10 47³ 1B5
GND ³11 46³ GND
1A6 ³12 45³ 1B6
1A7 ³13 44³ 1B7
1A8 ³14 7416 43³ 1B8
2A1 ³15 952 42³ 2B1
2A2 ³16 41³ 2B2
2A3 ³17 40³ 2B3
GND ³18 39³ GND
2A4 ³19 38³ 2B4
2A5 ³20 37³ 2B5
2A6 ³21 36³ 2B6
VCC ³22 35³ VCC
2A7 ³23 34³ 2B7
2A8 ³24 33³ 2B8
GND ³25 32³ GND
/2EA ³26 31³ /2EB
2CKA ³27 30³ 2CKB
/2OA ³28 29³ /2OB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7417
Hex open-collector high-voltage buffers.
Maximum output voltage is 15V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A º Y ³ Y = A
1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ 6Y ³ 0 º 0 ³
2Y ³4 7417 11³ 5A ³ 1 º Z ³
3A ³5 10³ 5Y ÀÄÄÄÐÄÄÄÙ
3Y ³6 9³ 4A
GND ³7 8³ 4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74170
4x4-bit open-collector dual-port register file.
fart 6017
fart 6018
ÚÄÄÄÂÄÄÂÄÄÄ¿
D2 ³1 ÀÄÄÙ 16³ VCC
D3 ³2 15³ D1
D4 ³3 14³ WA0
RA1 ³4 74 13³ WA1
RA0 ³5 170 12³ /WR
Q4 ³6 11³ /RD
Q3 ³7 10³ Q1
GND ³8 9³ Q2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74173
4-bit 3-state D flip-flop with reset, dual clock enables and dual
output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 16³ VCC
/OE2 ³2 15³ RST
Q0 ³3 14³ D0
Q1 ³4 74 13³ D1
Q2 ³5 173 12³ D2
Q3 ³6 11³ D3
CLK ³7 10³ /CLKEN1
GND ³8 9³ /CLKEN2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74174, 40174
6-bit D flip-flop with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC ³/RST³CLK³ D º Q ³
Q0 ³2 15³ Q6 ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D0 ³3 14³ D5 ³ 0 ³ X ³ X º 0 ³
D1 ³4 74 13³ D4 ³ 1 ³ / ³ 0 º 0 ³
Q1 ³5 174 12³ Q4 ³ 1 ³ / ³ 1 º 1 ³
D2 ³6 11³ D3 ³ 1 ³!/ ³ X º - ³
Q2 ³7 10³ Q3 ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 9³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74175
4-bit D flip-flop with complementary outputs and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC ³/RST³CLK³ D º Q ³/Q ³
Q1 ³2 15³ Q4 ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
/Q1 ³3 14³ /Q4 ³ 0 ³ X ³ X º 0 ³ 1 ³
D1 ³4 74 13³ D4 ³ 1 ³ / ³ 0 º 0 ³ 1 ³
D2 ³5 175 12³ D3 ³ 1 ³ / ³ 1 º 1 ³ 0 ³
/Q2 ³6 11³ /Q3 ³ 1 ³!/ ³ X º - ³ - ³
Q2 ³7 10³ Q3 ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
GND ³8 9³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7418
Dual 4-input NAND gates with schmitt-trigger inputs.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD
1B ³2 13³ 2D ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
³3 12³ 2C ³ 0 ³ X ³ X ³ X º 1 ³
1C ³4 7418 11³ ³ 1 ³ 0 ³ X ³ X º 1 ³
1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º 1 ³
/1Y ³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º 1 ³
GND ³7 8³ /2Y ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
74180
8-bit odd/even parity generator/checker with cascade inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 14³ VCC
A1 ³2 13³ A7
CASE ³3 74 12³ A6
CASO ³4 180 11³ A5
EVEN ³5 10³ A4
ODD ³6 9³ A3
GND ³7 8³ A2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
741804
Hex 2-input NAND gates/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___
5B ³1 ÀÄÄÙ 20³ 5A ³ A ³ B º/Y ³ /Y = A+B
/6Y ³2 19³ /5Y ÆÍÍÍØÍÍÍÎÍÍ͵
6A ³3 18³ 4B ³ 0 ³ 0 º 1 ³
6B ³4 17³ 4A ³ 0 ³ 1 º 1 ³
VCC ³5 741 16³ /4Y ³ 1 ³ 0 º 1 ³
1A ³6 804 15³ GND ³ 1 ³ 1 º 0 ³
1B ³7 14³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
/1Y ³8 13³ 3B
2A ³9 12³ 3A
2B ³10 11³ /2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
741805
Hex 2-input NOR gates/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___
5B ³1 ÀÄÄÙ 20³ 5A ³ A ³ B º/Y ³ /Y = A+B
/6Y ³2 19³ /5Y ÆÍÍÍØÍÍÍÎÍÍ͵
6A ³3 18³ 4B ³ 0 ³ 0 º 1 ³
6B ³4 17³ 4A ³ 0 ³ 1 º 0 ³
VCC ³5 741 16³ /4Y ³ 1 ³ 0 º 0 ³
1A ³6 805 15³ GND ³ 1 ³ 1 º 0 ³
1B ³7 14³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
/1Y ³8 13³ 3B
2A ³9 12³ 3A
2B ³10 11³ /2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
741808
Hex 2-input AND gates/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
5B ³1 ÀÄÄÙ 20³ 5A ³ A ³ B º Y ³ Y = AB
6Y ³2 19³ 5Y ÆÍÍÍØÍÍÍÎÍÍ͵
6A ³3 18³ 4B ³ 0 ³ 0 º 0 ³
6B ³4 17³ 4A ³ 0 ³ 1 º 0 ³
VCC ³5 741 16³ 4Y ³ 1 ³ 0 º 0 ³
1A ³6 808 15³ GND ³ 1 ³ 1 º 1 ³
1B ³7 14³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
1Y ³8 13³ 3B
2A ³9 12³ 3A
2B ³10 11³ 2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74181, 40181
4-bit 16-function arithmetic logic unit (ALU)
ÚÄÄÄÂÄÄÂÄÄÄ¿
/B0 ³1 ÀÄÄÙ 24³ VCC
/A0 ³2 23³ /A1
S3 ³3 22³ /B1
S2 ³4 21³ /A2
S1 ³5 20³ /B2
S0 ³6 74 19³ /A3
CIN ³7 181 18³ /B3
M ³8 17³ /G
/F0 ³9 16³ COUT
/F1 ³10 15³ /P
/F2 ³11 14³ A=B
GND ³12 13³ /F3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74182, 40182
Look-ahead carry generator
Capable of anticipating a carry across four binary adders or group of adders.
Cascadable to perform full look-ahead across n-bit adders.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/G1 ³1 ÀÄÄÙ 16³ VCC
/P1 ³2 15³ /P2
/G0 ³3 14³ /G2
/P0 ³4 74 13³ Cn
/G3 ³5 182 12³ Cn+X
/P3 ³6 11³ Cn+Y
/P ³7 10³ /G
GND ³8 9³ Cn+Z
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
741821
10-bit 3-state D flip-flop/bus driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
Q5 ³1 ÀÄÄÙ 24³ Q6 ³/OE³CLK³ D º Q ³
Q4 ³2 23³ Q7 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
Q3 ³3 22³ Q8 ³ 1 ³ X ³ X º Z ³
Q2 ³4 21³ Q9 ³ 0 ³ / ³ 0 º 0 ³
Q1 ³5 20³ Q10 ³ 0 ³ / ³ 1 º 1 ³
VCC ³6 741 19³ CLK ³ 0 ³!/ ³ X º - ³
/OE ³7 821 18³ GND ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D1 ³8 17³ D10
D2 ³9 16³ D9
D3 ³10 15³ D8
D4 ³11 14³ D7
D5 ³12 13³ D6
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74183
Dual full adder.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ CI³ A ³ B º ä ³ CO³
³2 13³ 2A ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
1B ³3 74 12³ 2B ³ 0 ³ 0 ³ 0 º 0 ³ 0 ³
1CI ³4 183 11³ 2CI ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³
1CO ³5 10³ 2CO ³ 0 ³ 1 ³ 0 º 1 ³ 0 ³
1ä ³6 9³ ³ 0 ³ 1 ³ 1 º 0 ³ 1 ³
GND ³7 8³ 2ä ³ 1 ³ 0 ³ 0 º 1 ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ 1 º 0 ³ 1 ³
³ 1 ³ 1 ³ 0 º 0 ³ 1 ³
³ 1 ³ 1 ³ 1 º 1 ³ 1 ³
ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
#
741832
Hex 2-input OR gates/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
5B ³1 ÀÄÄÙ 20³ 5A ³ A ³ B º Y ³ Y = A+B
6Y ³2 19³ 5Y ÆÍÍÍØÍÍÍÎÍÍ͵
6A ³3 18³ 4B ³ 0 ³ 0 º 0 ³
6B ³4 17³ 4A ³ 0 ³ 1 º 1 ³
VCC ³5 741 16³ 4Y ³ 1 ³ 0 º 1 ³
1A ³6 832 15³ GND ³ 1 ³ 1 º 1 ³
1B ³7 14³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
1Y ³8 13³ 3B
2A ³9 12³ 3A
2B ³10 11³ 2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7419
Hex inverters with schmitt-trigger line-receiver inputs.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A
/1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵
2A ³3 12³ /6Y ³ 0 º 1 ³
/2Y ³4 7414 11³ 5A ³ 1 º 0 ³
3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ
/3Y ³6 9³ 4A
GND ³7 8³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74190
4-bit synchronous decade up/down counter with load and both carry out and
ripple clock outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
P1 ³1 ÀÄÄÙ 16³ VCC
Q1 ³2 15³ P0
Q0 ³3 14³ CLK
/CLKEN ³4 74 13³ /RCLK
D//U ³5 190 12³ /RCO
Q2 ³6 11³ /LOAD
Q3 ³7 10³ P2
GND ³8 9³ P3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74191
4-bit synchronous binary up/down counter with load and both carry out and
ripple clock outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
P1 ³1 ÀÄÄÙ 16³ VCC
Q1 ³2 15³ P0
Q0 ³3 14³ CLK
/CLKEN ³4 74 13³ /RCLK
D//U ³5 191 12³ /RCO
Q2 ³6 11³ /LOAD
Q3 ³7 10³ P2
GND ³8 9³ P3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74192, 40192
4-bit synchronous decade up/down counter with asynchronous load and reset,
and separate up and down clocks, carry and borrow outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
P1 ³1 ÀÄÄÙ 16³ VCC
Q1 ³2 15³ P0
Q0 ³3 14³ RST
DOWN ³4 74 13³ /BORROW
UP ³5 192 12³ /CARRY
Q2 ³6 11³ /LOAD
Q3 ³7 10³ P2
GND ³8 9³ P3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74193, 40193
4-bit synchronous binary up/down counter with asynchronous load and reset,
and separate up and down clocks. Carry and borrow outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
P1 ³1 ÀÄÄÙ 16³ VCC
Q1 ³2 15³ P0
Q0 ³3 14³ RST
DOWN ³4 74 13³ /BORROW
UP ³5 193 12³ /CARRY
Q2 ³6 11³ /LOAD
Q3 ³7 10³ P2
GND ³8 9³ P3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74194
4-bit bidirectional universal shift register with asynchronous reset
and with separate shift left and shift right serial inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC
D ³2 15³ Q3
P3 ³3 14³ Q2
P2 ³4 74 13³ Q1
P1 ³5 194 12³ Q0
P0 ³6 11³ CLK
L ³7 10³ S1
GND ³8 9³ S0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74195
4-bit shift register with J-/K inputs and asynchronous reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC
J ³2 15³ Q3
/K ³3 14³ Q2
P3 ³4 74 13³ Q1
P2 ³5 195 12³ Q0
P1 ³6 11³ /Q0
P0 ³7 10³ CLK
GND ³8 9³ SH//LD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74196
4-bit asynchronous decade counter with /2 and /5 sections, load and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/LOAD ³1 ÀÄÄÙ 14³ VCC
Q2 ³2 13³ /RST
P2 ³3 74 12³ Q3
P0 ³4 196 11³ P3
Q0 ³5 10³ P1
/CLK1 ³6 9³ Q1
GND ³7 8³ /CLK0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74197
4-bit asynchronous binary counter with /2 and /8 sections, load and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/LOAD ³1 ÀÄÄÙ 14³ VCC
Q2 ³2 13³ /RST
P2 ³3 74 12³ Q3
P0 ³4 197 11³ P3
Q0 ³5 10³ P1
/CLK1 ³6 9³ Q1
GND ³7 8³ /CLK0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74198
8-bit bidirectional universal shift register with asynchronous reset and
separate shift left and shift right serial data inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 24³ VCC
SA ³2 23³ S1
A ³3 22³ SH
QA ³4 21³ H
B ³5 20³ QH
QB ³6 74 19³ G
C ³7 198 18³ QG
QC ³8 17³ F
D ³9 16³ QF
QD ³10 15³ E
CLK ³11 14³ QE
GND ³12 13³ /RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7420
Dual 4-input NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD
1B ³2 13³ 2D ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
³3 12³ 2C ³ 0 ³ X ³ X ³ X º 1 ³
1C ³4 7420 11³ ³ 1 ³ 0 ³ X ³ X º 1 ³
1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º 1 ³
/1Y ³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º 1 ³
GND ³7 8³ /2Y ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
74203
6-line inverting clock driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Y ³1 ÀÄÄÙ 20³ 1A
2Y ³2 19³ 2A
3Y ³3 18³ 3A
GND ³4 17³
GND ³5 74 16³ VCC
GND ³6 203 15³ VCC
GND ³7 14³
4Y ³8 13³ 4A
5Y ³9 12³ 5A
6Y ³10 11³ 6A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74204
6-line inverting clock driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Y ³1 ÀÄÄÙ 20³ 1A
2Y ³2 19³ 2A
3Y ³3 18³ 3A
GND ³4 17³
GND ³5 74 16³ VCC
GND ³6 204 15³ VCC
GND ³7 14³
4Y ³8 13³ 4A
5Y ³9 12³ 5A
6Y ³10 11³ 6A
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74208
Dual 3-state 1-line to 4-line noninverting clock driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Y2 ³1 ÀÄÄÙ 20³ 1Y1
1Y3 ³2 19³ 1A
1Y4 ³3 18³ /1OE1
GND ³4 17³ /1OE2
GND ³5 74 16³ VCC
GND ³6 208 15³ VCC
GND ³7 14³ 2A
2Y1 ³8 13³ /2OE1
2Y2 ³9 12³ /2OE2
2Y3 ³10 11³ 2Y4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74209
Dual 3-state 1-line to 4-line noninverting clock driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Y2 ³1 ÀÄÄÙ 20³ 1Y1
1Y3 ³2 19³ 1A
1Y4 ³3 18³ /1OE1
GND ³4 17³ /1OE2
GND ³5 74 16³ VCC
GND ³6 209 15³ VCC
GND ³7 14³ 2A
2Y1 ³8 13³ /2OE1
2Y2 ³9 12³ /2OE2
2Y3 ³10 11³ 2Y4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7421
Dual 4-input AND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º Y ³ Y = ABCD
1B ³2 13³ 2D ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
³3 12³ 2C ³ 0 ³ X ³ X ³ X º 0 ³
1C ³4 7421 11³ ³ 1 ³ 0 ³ X ³ X º 0 ³
1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º 0 ³
1Y ³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º 0 ³
GND ³7 8³ 2Y ³ 1 ³ 1 ³ 1 ³ 1 º 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
7422
Dual 4-input open-collector NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD
1B ³2 13³ 2D ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
³3 12³ 2C ³ 0 ³ X ³ X ³ X º Z ³
1C ³4 7422 11³ ³ 1 ³ 0 ³ X ³ X º Z ³
1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º Z ³
/1Y ³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º Z ³
GND ³7 8³ /2Y ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
74221
Dual monostable multivibrators with Schmitt-trigger inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1TR ³1 ÀÄÄÙ 16³ VCC
1TR ³2 15³ 1RCext
/1RST ³3 14³ 1Cext
/1Q ³4 74 13³ 1Q
2Q ³5 221 12³ /2Q
2Cext ³6 11³ /2RST
2RCext ³7 10³ 2TR
GND ³8 9³ /2TR
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742240
Dual 4-bit 3-state inverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 20³ VCC
1A1 ³2 19³ /2OE
/2Y4 ³3 18³ /1Y1
1A2 ³4 17³ 2A4
/2Y3 ³5 742 16³ /1Y2
1A3 ³6 240 15³ 2A3
/2Y2 ³7 14³ /1Y3
1A4 ³8 13³ 2A2
/2Y1 ³9 12³ /1Y4
GND ³10 11³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742241
Dual 4-bit 3-state noninverting buffer/MOS driver with integrated 25ê series
output resistors.
One active low, one active high output enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 20³ VCC
1A4 ³2 19³ 2OE
2Y1 ³3 18³ 1Y1
1A3 ³4 17³ 2A4
2Y2 ³5 742 16³ 1Y2
1A2 ³6 241 15³ 2A3
2Y3 ³7 14³ 1Y3
1A1 ³8 13³ 2A2
2Y4 ³9 12³ 1Y4
GND ³10 11³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742244
Dual 4-bit 3-state noninverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 20³ VCC
1A1 ³2 19³ /2OE
2Y4 ³3 18³ 1Y1
1A2 ³4 17³ 2A4
2Y3 ³5 742 16³ 1Y2
1A3 ³6 244 15³ 2A3
2Y2 ³7 14³ 1Y3
1A4 ³8 13³ 2A2
2Y1 ³9 12³ 1Y4
GND ³10 11³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742245
8-bit 3-state noninverting bus transceiver with integrated 25ê series
output resistors.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 20³ VCC ³/EN³DIRº A ³ B ³
A0 ³2 19³ /EN ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
A1 ³3 18³ B0 ³ 1 ³ X º Z ³ Z ³
A2 ³4 17³ B1 ³ 0 ³ 0 º B ³ Z ³
A3 ³5 742 16³ B2 ³ 0 ³ 1 º Z ³ A ³
A4 ³6 245 15³ B3 ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
A5 ³7 14³ B4
A6 ³8 13³ B5
A7 ³9 12³ B6
GND ³10 11³ B7
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74237
1-of-8 noninverting decoder/demultiplexer with address latches.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ VCC
S1 ³2 15³ Y0
S2 ³3 14³ Y1
/LE ³4 74 13³ Y2
/EN2 ³5 237 12³ Y3
EN1 ³6 11³ Y4
Y7 ³7 10³ Y5
GND ³8 9³ Y6
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74238
1-of-8 noninverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÄÂÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ VCC ³EN1³/EN2³/EN3³ S2³ S1³ S0º/Y0³/Y1³...³/Y7³
S1 ³2 15³ Y0 ÆÍÍÍØÍÍÍÍØÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
S2 ³3 14³ Y1 ³ 0 ³ X ³ X ³ X ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
/EN3 ³4 74 13³ Y2 ³ 1 ³ 1 ³ X ³ X ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
/EN2 ³5 238 12³ Y3 ³ 1 ³ 0 ³ 1 ³ X ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
EN1 ³6 11³ Y4 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 0 º 1 ³ 0 ³ 0 ³ 0 ³
Y7 ³7 10³ Y5 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 1 º 0 ³ 1 ³ 0 ³ 0 ³
GND ³8 9³ Y6 ³ 1 ³ 0 ³ 0 ³ . ³ . ³ . º 0 ³ 0 ³ . ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ 0 ³ 1 ³ 1 ³ 1 º 0 ³ 0 ³ 0 ³ 1 ³
ÀÄÄÄÁÄÄÄÄÁÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
#
74239
Dual 1-of-4 noninverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
/1EN ³1 ÀÄÄÙ 16³ VCC ³/EN³ S1³ S0º Y0³ Y1³ Y2³ Y3³
1S0 ³2 15³ /2EN ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
1S1 ³3 14³ 2S0 ³ 1 ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³
1Y0 ³4 74 13³ 2S1 ³ 0 ³ 0 ³ 0 º 1 ³ 0 ³ 0 ³ 0 ³
1Y1 ³5 239 12³ 2Y0 ³ 0 ³ 0 ³ 1 º 0 ³ 1 ³ 0 ³ 0 ³
1Y2 ³6 11³ 2Y1 ³ 0 ³ 1 ³ 0 º 0 ³ 0 ³ 1 ³ 0 ³
1Y3 ³7 10³ 2Y2 ³ 0 ³ 1 ³ 1 º 0 ³ 0 ³ 0 ³ 1 ³
GND ³8 9³ 2Y3 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7424
Quad 2-input NAND gates with schmitt-trigger line-receiver inputs.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³
2A ³4 7424 11³ /4Y ³ 0 ³ 1 º 1 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 1 ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74240
Dual 4-bit 3-state inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 20³ VCC
1A1 ³2 19³ /2OE
/2Y4 ³3 18³ /1Y1
1A2 ³4 17³ 2A4
/2Y3 ³5 74 16³ /1Y2
1A3 ³6 240 15³ 2A3
/2Y2 ³7 14³ /1Y3
1A4 ³8 13³ 2A2
/2Y1 ³9 12³ /1Y4
GND ³10 11³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74241
Dual 4-bit 3-state noninverting buffer/line driver.
One active low, one active high output enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 20³ VCC
1A4 ³2 19³ 2OE
2Y1 ³3 18³ 1Y1
1A3 ³4 17³ 2A4
2Y2 ³5 74 16³ 1Y2
1A2 ³6 241 15³ 2A3
2Y3 ³7 14³ 1Y3
1A1 ³8 13³ 2A2
2Y4 ³9 12³ 1Y4
GND ³10 11³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742410
11-bit 3-state noninverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 28³ A6
A2 ³2 27³ A7
A3 ³3 26³ A8
A4 ³4 25³ A9
A5 ³5 24³ A10
/OE1 ³6 23³ A11
VCC ³7 742 22³ GND
GND ³8 410 21³ GND
/OE2 ³9 20³ Y11
Y5 ³10 19³ Y10
Y4 ³11 18³ Y9
Y3 ³12 17³ Y8
Y2 ³13 16³ Y7
Y1 ³14 15³ Y6
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742411
11-bit 3-state inverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 28³ A6
A2 ³2 27³ A7
A3 ³3 26³ A8
A4 ³4 25³ A9
A5 ³5 24³ A10
/OE1 ³6 23³ A11
VCC ³7 742 22³ GND
GND ³8 411 21³ GND
/OE2 ³9 20³/Y11
/Y5 ³10 19³/Y10
/Y4 ³11 18³/Y9
/Y3 ³12 17³/Y8
/Y2 ³13 16³/Y7
/Y1 ³14 15³/Y6
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74242
4-bit 3-state inverting bus transceiver.
Two enable pins control output enables, one active high and one active low.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/GAB ³1 ÀÄÄÙ 14³ VCC
³2 13³ GBA
A1 ³3 74 12³
A2 ³4 242 11³ B1
A3 ³5 10³ B2
A4 ³6 9³ B3
GND ³7 8³ B4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74243
4-bit 3-state noninverting bus transceiver.
Two enable pins control output enables, one active high and one active low.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/GAB ³1 ÀÄÄÙ 14³ VCC
³2 13³ GBA
A1 ³3 74 12³
A2 ³4 243 11³ B1
A3 ³5 10³ B2
A4 ³6 9³ B3
GND ³7 8³ B4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74244
Dual 4-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 20³ VCC
1A1 ³2 19³ /2OE
2Y4 ³3 18³ 1Y1
1A2 ³4 17³ 2A4
2Y3 ³5 74 16³ 1Y2
1A3 ³6 244 15³ 2A3
2Y2 ³7 14³ 1Y3
1A4 ³8 13³ 2A2
2Y1 ³9 12³ 1Y4
GND ³10 11³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74245
8-bit 3-state noninverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 20³ VCC ³/EN³DIRº A ³ B ³
A1 ³2 19³ /EN ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
A2 ³3 18³ B1 ³ 1 ³ X º Z ³ Z ³
A3 ³4 17³ B2 ³ 0 ³ 0 º B ³ Z ³
A4 ³5 74 16³ B3 ³ 0 ³ 1 º Z ³ A ³
A5 ³6 245 15³ B4 ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74247
Open-collector BCD to 7-segment decoder/common-anode LED driver with ripple
blank input and output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 16³ VCC
A2 ³2 15³ /YF
/LT ³3 14³ /YG
/RBO ³4 74 13³ /YA
/RBI ³5 247 12³ /YB
A3 ³6 11³ /YC
A0 ³7 10³ /YD
GND ³8 9³ /YE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74248
BCD to 7-segment decoder/common-cathode LED driver with ripple blank input and
output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 16³ VCC
A2 ³2 15³ YF
/LT ³3 14³ YG
/RBO ³4 74 13³ YA
/RBI ³5 248 12³ YB
A3 ³6 11³ YC
A0 ³7 10³ YD
GND ³8 9³ YE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7425
Dual 4-input NOR gates with enable input.
ÚÄÄÄÂÄÄÂÄÄÄ¿ __________
1A ³1 ÀÄÄÙ 14³ VCC Y = G(A+B+C+D)
1B ³2 13³ 2D
1G ³3 12³ 2C
1C ³4 7425 11³ 2G
1D ³5 10³ 2B
/1Y ³6 9³ 2A
GND ³7 8³ /2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74251
8-to-1 line 3-state data selector/multiplexer with complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A3 ³1 ÀÄÄÙ 16³ VCC
A2 ³2 15³ A4
A1 ³3 14³ A5
A0 ³4 74 13³ A6
Y ³5 251 12³ A7
/Y ³6 11³ S0
/EN ³7 10³ S1
GND ³8 9³ S2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7425240
Dual 4-bit 3-state inverting buffer/bus driver with integrated 25ê series
output resistors. Increased drive to drive 25ê bus.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1Y1 ³1 ÀÄÄÙ 24³ /1OE
GND ³2 23³ 1A1
/1Y2 ³3 22³ 1A2
/1Y3 ³4 21³ VCC
GND ³5 20³ 1A3
/1Y4 ³6 7425 19³ 1A4
/2Y1 ³7 240 18³ 2A1
GND ³8 17³ 2A2
/2Y2 ³9 16³ VCC
/2Y3 ³10 15³ 2A3
GND ³11 14³ 2A4
/2Y4 ³12 13³ /2OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7425244
Dual 4-bit 3-state noninverting buffer/bus driver with integrated 25ê series
output resistors. Increased drive to drive 25ê bus.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1Y1 ³1 ÀÄÄÙ 24³ /1OE
GND ³2 23³ 1A1
1Y2 ³3 22³ 1A2
1Y3 ³4 21³ VCC
GND ³5 20³ 1A3
1Y4 ³6 7425 19³ 1A4
2Y1 ³7 240 18³ 2A1
GND ³8 17³ 2A2
2Y2 ³9 16³ VCC
2Y3 ³10 15³ 2A3
GND ³11 14³ 2A4
2Y4 ³12 13³ /2OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7425245
8-bit 3-state noninverting bus transceiver with integrated 25ê series
output resistors. Increased drive to drive 25ê bus.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 24³ DIR ³/EN³DIRº A ³ B ³
GND ³2 23³ B1 ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
A2 ³3 22³ B2 ³ 1 ³ X º Z ³ Z ³
A3 ³4 21³ VCC ³ 0 ³ 0 º B ³ Z ³
GND ³5 20³ B3 ³ 0 ³ 1 º Z ³ A ³
A4 ³6 7425 19³ B4 ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
A5 ³7 245 18³ B5
GND ³8 17³ B6
A6 ³9 16³ VCC
A7 ³10 15³ B7
GND ³11 14³ B8
A8 ³12 13³ /EN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74253
8-to-2 line 3-state noninverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1EN ³1 ÀÄÄÙ 16³ VCC
S1 ³2 15³ /2EN
1A3 ³3 14³ S0
1A2 ³4 74 13³ 2A3
1A1 ³5 253 12³ 2A2
1A0 ³6 11³ 2A1
1Y ³7 10³ 2A0
GND ³8 9³ 2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74256
2-of-8 addressable latch with reset and enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÄÒÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ VCC ³/EN³/RSTº Function ³
S1 ³2 15³ /RST ÆÍÍÍØÍÍÍÍÎÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ͵
1D ³3 14³ /EN ³ 0 ³ 0 º 2-of-8 demultiplex ³
1Q0 ³4 74 13³ 2D ³ 0 ³ 1 º addressable latch ³
1Q1 ³5 256 12³ 2Q3 ³ 1 ³ 0 º reset ³
1Q2 ³6 11³ 2Q2 ³ 1 ³ 1 º hold ³
1Q3 ³7 10³ 2Q1 ÀÄÄÄÁÄÄÄÄÐÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
GND ³8 9³ 2Q0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7425642
8-bit open-collector inverting bus transceiver.
Enable and direction pins control output enables.
Increased drive to drive 25ê bus.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 24³ DIR
GND ³2 23³ B1
A2 ³3 22³ B2
A3 ³4 21³ VCC
GND ³5 20³ B3
A4 ³6 7425 19³ B4
A5 ³7 642 18³ B5
GND ³8 17³ B6
A6 ³9 16³ VCC
A7 ³10 15³ B7
GND ³11 14³ B8
A8 ³12 13³ /OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74257, 40257
8-to-4 line 3-state noninverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 16³ VCC
1A0 ³2 15³ /EN
1A1 ³3 14³ 4A0
1Y ³4 74 13³ 4A1
2A0 ³5 257 12³ 4Y
2A1 ³6 11³ 3A0
2Y ³7 10³ 3A1
GND ³8 9³ 3Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742574
8-bit 3-state D flip-flop with integrated 25ê series output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³CLK³ D º Q ³
D1 ³2 19³ Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 18³ Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 17³ Q3 ³ 0 ³ / ³ 0 º 0 ³
D4 ³5 742 16³ Q4 ³ 0 ³ / ³ 1 º 1 ³
D5 ³6 574 15³ Q5 ³ 0 ³!/ ³ X º - ³
D6 ³7 14³ Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 13³ Q7
D8 ³9 12³ Q8
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74258
8-to-4 line 3-state inverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 16³ VCC
1A0 ³2 15³ /EN
1A1 ³3 14³ 4A0
/1Y ³4 74 13³ 4A1
2A0 ³5 258 12³ /4Y
2A1 ³6 11³ 3A0
/2Y ³7 10³ 3A1
GND ³8 9³ /3Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74259
1-of-8 addressable latch with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÄÒÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
S0 ³1 ÀÄÄÙ 16³ VCC ³/EN³/RSTº Function ³
S1 ³2 15³ /RST ÆÍÍÍØÍÍÍÍÎÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ͵
S2 ³3 14³ /EN ³ 0 ³ 0 º 1-of-8 demultiplex ³
Q0 ³4 74 13³ D ³ 0 ³ 1 º addressable latch ³
Q1 ³5 259 12³ Q7 ³ 1 ³ 0 º reset ³
Q2 ³6 11³ Q6 ³ 1 ³ 1 º hold ³
Q3 ³7 10³ Q5 ÀÄÄÄÁÄÄÄÄÐÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
GND ³8 9³ Q4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7426
Quad 2-input open-collector high-voltage NAND gates.
Maximum output voltage is 15V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º Z ³
2A ³4 7426 11³ /4Y ³ 0 ³ 1 º Z ³
2B ³5 10³ 3B ³ 1 ³ 0 º Z ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74260
Dual 5-input NOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ___________
1A ³1 ÀÄÄÙ 14³ VCC Y = (A+B+C+D+E)
1B ³2 13³ 2D
1E ³3 74 12³ 2C
1C ³4 260 11³ 2E
1D ³5 10³ 2B
/1Y ³6 9³ 2A
GND ³7 8³ /2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74265
Dual buffer/inverter plus dual AND/NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1A ³1 ÀÄÄÙ 16³ VCC 1Y=1A
1Y ³2 15³ 4A
/1Y ³3 14³ 4Y 2Y=2Aú2B
2A ³4 74 13³ /4Y
2B ³5 265 12³ 3B 3Y=3Aú3B
2Y ³6 11³ 3A
/2Y ³7 10³ 3Y 4Y=4A
GND ³8 9³ /3Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74266
Quad 2-input open-collector XNOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = A$B
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 74 12³ 4A ³ 0 ³ 0 º Z ³
2A ³4 266 11³ /4Y ³ 0 ³ 1 º 0 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 0 ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º Z ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7427
Triple 3-input NOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ _____
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º/Y ³ /Y = A+B+C
1B ³2 13³ 1C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
2A ³3 12³ /1Y ³ 0 ³ 0 ³ 0 º 1 ³
2B ³4 7427 11³ 3C ³ 0 ³ 0 ³ 1 º 0 ³
2C ³5 10³ 3B ³ 0 ³ 1 ³ X º 0 ³
/2Y ³6 9³ 3A ³ 1 ³ X ³ X º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74273
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/RST ³1 ÀÄÄÙ 20³ VCC ³/RST³CLK³ D º Q ³
1Q ³2 19³ 8Q ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1D ³3 18³ 8D ³ 0 ³ X ³ X º 0 ³
2D ³4 17³ 7D ³ 1 ³ / ³ 0 º 0 ³
2Q ³5 74 16³ 7Q ³ 1 ³ / ³ 1 º 1 ³
3Q ³6 273 15³ 6Q ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
3D ³7 14³ 6D
4D ³8 13³ 5D
4Q ³9 12³ 5Q
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74276
Quad J-K and J-/K flip-flops with common set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 20³ VCC
1J ³2 19³ 4J
/1CLK ³3 18³ /4CLK
/1K ³4 17³ 4K
1Q ³5 74 16³ 4Q
2Q ³6 276 15³ 3Q
/2K ³7 14³ /3K
/2CLK ³8 13³ /3CLK
2J ³9 12³ 3J
GND ³10 11³ /SET
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74279
Quad /S-/R latches.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1R ³1 ÀÄÄÙ 16³ VCC
/1S1 ³2 15³ /4S
/1S2 ³3 14³ /4R
1Q ³4 74 13³ 4Q
/2R ³5 279 12³ /3S2
/2S ³6 11³ /3S1
2Q ³7 10³ /3R
GND ³8 9³ 3Q
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7428
Quad 2-input NOR gates with buffered outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___
/1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = A+B
1A ³2 13³ /4Y ÆÍÍÍØÍÍÍÎÍÍ͵
1B ³3 12³ 4B ³ 0 ³ 0 º 1 ³
/2Y ³4 7428 11³ 4A ³ 0 ³ 1 º 0 ³
2A ³5 10³ /3Y ³ 1 ³ 0 º 0 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74280
9-bit odd/even parity generator/checker.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 14³ VCC
A1 ³2 13³ A8
³3 74 12³ A7
A2 ³4 280 11³ A6
EVEN ³5 10³ A5
ODD ³6 9³ A4
GND ³7 8³ A3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742827
10-bit 3-state noninverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ Y1
A2 ³3 22³ Y2
A3 ³4 21³ Y3
A4 ³5 20³ Y4
A5 ³6 742 19³ Y5
A6 ³7 827 18³ Y6
A7 ³8 17³ Y7
A8 ³9 16³ Y8
A9 ³10 15³ Y9
A10 ³11 14³ Y10
GND ³12 13³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742828
10-bit 3-state inverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ /Y1
A2 ³3 22³ /Y2
A3 ³4 21³ /Y3
A4 ³5 20³ /Y4
A5 ³6 742 19³ /Y5
A6 ³7 828 18³ /Y6
A7 ³8 17³ /Y7
A8 ³9 16³ /Y8
A9 ³10 15³ /Y9
A10 ³11 14³ /Y10
GND ³12 13³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74283
4-bit binary full adder with fast carry.
ÚÄÄÄÂÄÄÂÄÄÄ¿
ä2 ³1 ÀÄÄÙ 16³ VCC ä=A+B+CIN
B2 ³2 15³ B3
A2 ³3 14³ A3
ä1 ³4 74 13³ ä3
A1 ³5 283 12³ A4
B1 ³6 11³ B4
CIN ³7 10³ ä4
GND ³8 9³ COUT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74285
4-bit binary multiplier with open-collector outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
2C ³1 ÀÄÄÙ 16³ VCC
2B ³2 15³ 2D
2A ³3 14³ /GA
1D ³4 74 13³ /GB
1A ³5 285 12³ Y0
1B ³6 11³ Y1
1C ³7 10³ Y2
GND ³8 9³ Y3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74286
9-bit odd/even parity generator/checker with bus driver parity I/O port.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 14³ VCC
A1 ³2 13³ A8
/XMIT ³3 74 12³ A7
A2 ³4 286 11³ A6
ERROR ³5 10³ A5
PI/O ³6 9³ A4
GND ³7 8³ A3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74290
4-bit asynchronous decade counter with /2 and /5 sections, set(9) and reset.
(my databook mentions 'HIGH CUNT RATES' here)
ÚÄÄÄÂÄÄÂÄÄÄ¿
SET1 ³1 ÀÄÄÙ 14³ VCC
³2 13³ RST2
SET2 ³3 74 12³ RST1
Q2 ³4 290 11³ /CLK1
Q1 ³5 10³ /CLK0
³6 9³ Q0
GND ³7 8³ Q3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74292
15-bit programmable frequency divider/digital timer.
Digitally programmable from 2^2 to 2^15.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B ³1 ÀÄÄÙ 16³ VCC
E ³2 15³ C
TP1 ³3 14³ D
CLK1 ³4 74 13³ TP3
CLK2 ³5 292 12³
TP2 ³6 11³ /RST
Q ³7 10³ A
GND ³8 9³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74293
4-bit asynchronous binary counter with /2 and /8 sections and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 14³ VCC
³2 13³ RST2
³3 12³ RST1
Q2 ³4 74 11³ /CLK1
Q1 ³5 293 10³ /CLK0
³6 9³ Q0
GND ³7 8³ Q3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74294
15-bit programmable frequency divider/digital timer.
Digitally programmable from 2^2 to 2^15.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B ³1 ÀÄÄÙ 16³ VCC
A ³2 15³ C
TP ³3 14³ D
CLK1 ³4 74 13³
CLK2 ³5 294 12³
³6 11³ /RST
Q ³7 10³
GND ³8 9³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74295
4-bit 3-state negative-edge-triggered shift register.
ÚÄÄÄÂÄÄÂÄÄÄ¿
SA ³1 ÀÄÄÙ 14³ VCC
A ³2 13³ QA
B ³3 12³ QB
C ³4 74 11³ QC
D ³5 295 10³ QD
L//SH ³6 9³ /CLK
GND ³7 8³ EN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742952
8-bit 3-state noninverting latched transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B8 ³1 ÀÄÄÙ 24³ VCC
B7 ³2 23³ A8
B6 ³3 22³ A7
B5 ³4 21³ A6
B4 ³5 20³ A5
B3 ³6 742 19³ A4
B2 ³7 952 18³ A3
B1 ³8 17³ A2
/OEAB ³9 16³ A1
CLKAB ³10 15³ /OEBA
/CEAB ³11 14³ CLKBA
GND ³12 13³ /CEBA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
742953
8-bit 3-state inverting latched transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B8 ³1 ÀÄÄÙ 24³ VCC
B7 ³2 23³ A8
B6 ³3 22³ A7
B5 ³4 21³ A6
B4 ³5 20³ A5
B3 ³6 742 19³ A4
B2 ³7 953 18³ A3
B1 ³8 17³ A2
/OEAB ³9 16³ A1
CLKAB ³10 15³ /OEBA
/CEAB ³11 14³ CLKBA
GND ³12 13³ /CEBA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74298
8-to-4 line noninverting data selector/multiplexer with output registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
2A1 ³1 ÀÄÄÙ 16³ VCC
2A0 ³2 15³ 1Q
1A0 ³3 14³ 2Q
1A1 ³4 74 13³ 3Q
3A1 ³5 298 12³ 4Q
4A1 ³6 11³ CLK
4A0 ³7 10³ S
GND ³8 9³ 3A0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429818
8-bit 3-state noninverting diagnostics/pipeline register.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OEY ³1 ÀÄÄÙ 24³ VCC
SRCLK ³2 23³ MODE
DQ0 ³3 22³ Y0
DQ1 ³4 21³ Y1
DQ2 ³5 20³ Y2
DQ3 ³6 7429 19³ Y3
DQ4 ³7 818 18³ Y4
DQ5 ³8 17³ Y5
DQ6 ³9 16³ Y6
DQ7 ³10 15³ Y7
SDI ³11 14³ SDO
GND ³12 13³ ORCLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429821
10-bit 3-state D flip-flop/bus driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC ³/OE³CLK³ D º Q ³
D1 ³2 23³ Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 22³ Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 21³ Q3 ³ 0 ³ / ³ 0 º 0 ³
D4 ³5 20³ Q4 ³ 0 ³ / ³ 1 º 1 ³
D5 ³6 7429 19³ Q5 ³ 0 ³!/ ³ X º - ³
D6 ³7 821 18³ Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 17³ Q7
D8 ³9 16³ Q8
D9 ³10 15³ Q9
D10 ³11 14³ Q10
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429822
10-bit 3-state inverting D flip-flop/bus driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC ³/OE³CLK³ D º/Q ³
D1 ³2 23³ /Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 22³ /Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 21³ /Q3 ³ 0 ³ / ³ 0 º 1 ³
D4 ³5 20³ /Q4 ³ 0 ³ / ³ 1 º 0 ³
D5 ³6 7429 19³ /Q5 ³ 0 ³!/ ³ X º - ³
D6 ³7 822 18³ /Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 17³ /Q7
D8 ³9 16³ /Q8
D9 ³10 15³ /Q9
D10 ³11 14³ /Q10
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429823
9-bit 3-state D flip-flop/bus driver with clock enable and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC
D1 ³2 23³ Q1
D2 ³3 22³ Q2
D3 ³4 21³ Q3
D4 ³5 20³ Q4
D5 ³6 7429 19³ Q5
D6 ³7 823 18³ Q6
D7 ³8 17³ Q7
D8 ³9 16³ Q8
D9 ³10 15³ Q9
/RST ³11 14³ /CLKEN
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429825
8-bit 3-state D flip-flop/bus driver with three output enables, clock enable
and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
/OE2 ³2 23³ /OE3
D1 ³3 22³ Q1
D2 ³4 21³ Q2
D3 ³5 20³ Q3
D4 ³6 7429 19³ Q4
D5 ³7 825 18³ Q5
D6 ³8 17³ Q6
D7 ³9 16³ Q7
D8 ³10 15³ Q8
/RST ³11 14³ /CLKEN
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429826
8-bit 3-state inverting D flip-flop/bus driver with three output enables,
clock enable and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
/OE2 ³2 23³ /OE3
D0 ³3 22³ /Q0
D1 ³4 21³ /Q1
D2 ³5 20³ /Q2
D3 ³6 7429 19³ /Q3
D4 ³7 826 18³ /Q4
D5 ³8 17³ /Q5
D6 ³9 16³ /Q6
D7 ³10 15³ /Q7
/RST ³11 14³ /CLKEN
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429827
10-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
A0 ³2 23³ Y0
A1 ³3 22³ Y1
A2 ³4 21³ Y2
A3 ³5 20³ Y3
A4 ³6 7429 19³ Y4
A5 ³7 827 18³ Y5
A6 ³8 17³ Y6
A7 ³9 16³ Y7
A8 ³10 15³ Y8
A9 ³11 14³ Y9
GND ³12 13³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429828
10-bit 3-state inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
A0 ³2 23³ /Y0
A1 ³3 22³ /Y1
A2 ³4 21³ /Y2
A3 ³5 20³ /Y3
A4 ³6 7429 19³ /Y4
A5 ³7 828 18³ /Y5
A6 ³8 17³ /Y6
A7 ³9 16³ /Y7
A8 ³10 15³ /Y8
A9 ³11 14³ /Y9
GND ³12 13³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429833
8-bit 3-state noninverting bus transceiver with parity generator/checker
and parity register.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OEA ³1 ÀÄÄÙ 24³ VCC
A0 ³2 23³ B0
A1 ³3 22³ B1
A2 ³4 21³ B2
A3 ³5 20³ B3
A4 ³6 7429 19³ B4
A5 ³7 833 18³ B5
A6 ³8 17³ B6
A7 ³9 16³ B7
/ERROR ³10 15³ PAR
/CLR ³11 14³ /OEB
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429834
8-bit 3-state inverting bus transceiver with parity generator/checker
and parity register.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OEA ³1 ÀÄÄÙ 24³ VCC
A0 ³2 23³ B0
A1 ³3 22³ B1
A2 ³4 21³ B2
A3 ³5 20³ B3
A4 ³6 7429 19³ B4
A5 ³7 834 18³ B5
A6 ³8 17³ B6
A7 ³9 16³ B7
/ERROR ³10 15³ PAR
/CLR ³11 14³ /OEB
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429841
10-bit 3-state transparent latch/bus driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC ³/OE³ LE³ D º Q ³
D0 ³2 23³ Q0 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 22³ Q1 ³ 1 ³ X ³ X º Z ³
D2 ³4 21³ Q2 ³ 0 ³ 0 ³ X º - ³
D3 ³5 20³ Q3 ³ 0 ³ 1 ³ 0 º 0 ³
D4 ³6 7429 19³ Q4 ³ 0 ³ 1 ³ 1 º 1 ³
D5 ³7 841 18³ Q5 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D6 ³8 17³ Q6
D7 ³9 16³ Q7
D8 ³10 15³ Q8
D9 ³11 14³ Q9
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429842
10-bit 3-state inverting transparent latch/bus driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC ³/OE³ LE³ D º/Q ³
D0 ³2 23³ /Q0 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 22³ /Q1 ³ 1 ³ X ³ X º Z ³
D2 ³4 21³ /Q2 ³ 0 ³ 0 ³ X º - ³
D3 ³5 20³ /Q3 ³ 0 ³ 1 ³ 0 º 1 ³
D4 ³6 7429 19³ /Q4 ³ 0 ³ 1 ³ 1 º 0 ³
D5 ³7 842 18³ /Q5 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D6 ³8 17³ /Q6
D7 ³9 16³ /Q7
D8 ³10 15³ /Q8
D9 ³11 14³ /Q9
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429843
9-bit 3-state transparent latch/bus driver with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC ³/RST³/SET³/OE³ LE³ D º Q ³
D0 ³2 23³ Q0 ÆÍÍÍÍØÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 22³ Q1 ³ 0 ³ 1 ³ 0 ³ X ³ X º 0 ³
D2 ³4 21³ Q2 ³ 1 ³ 0 ³ 0 ³ X ³ X º 0 ³
D3 ³5 20³ Q3 ³ X ³ X ³ 1 ³ X ³ X º Z ³
D4 ³6 7429 19³ Q4 ³ 1 ³ 1 ³ 0 ³ 0 ³ X º - ³
D5 ³7 843 18³ Q5 ³ 1 ³ 1 ³ 0 ³ 1 ³ 0 º 0 ³
D6 ³8 17³ Q6 ³ 1 ³ 1 ³ 0 ³ 1 ³ 1 º 1 ³
D7 ³9 16³ Q7 ÀÄÄÄÄÁÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D8 ³10 15³ Q8
/RST ³11 14³ /SET
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429844
9-bit 3-state inverting transparent latch/bus driver with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC
D0 ³2 23³ /Q0
D1 ³3 22³ /Q1
D2 ³4 21³ /Q2
D3 ³5 20³ /Q3
D4 ³6 7429 19³ /Q4
D5 ³7 844 18³ /Q5
D6 ³8 17³ /Q6
D7 ³9 16³ /Q7
D8 ³10 15³ /Q8
/RST ³11 14³ /SET
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429846
8-bit 3-state inverting transparent latch/bus driver with three output
enables, set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
/OE2 ³2 23³ /OE3
D1 ³3 22³ /Q1
D2 ³4 21³ /Q2
D3 ³5 20³ /Q3
D4 ³6 7429 19³ /Q4
D5 ³7 846 18³ /Q5
D6 ³8 17³ /Q6
D7 ³9 16³ /Q7
D8 ³10 15³ /Q8
/RST ³11 14³ /SET
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429853
8-bit 3-state noninverting bus transceiver with parity generator/checker
and parity latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OEA ³1 ÀÄÄÙ 24³ VCC
A0 ³2 23³ B0
A1 ³3 22³ B1
A2 ³4 21³ B2
A3 ³5 20³ B3
A4 ³6 7429 19³ B4
A5 ³7 853 18³ B5
A6 ³8 17³ B6
A7 ³9 16³ B7
/ERROR ³10 15³ PAR
/CLR ³11 14³ /OEB
GND ³12 13³ /LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429854
8-bit 3-state inverting bus transceiver with parity generator/checker
and parity latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OEA ³1 ÀÄÄÙ 24³ VCC
A0 ³2 23³ B0
A1 ³3 22³ B1
A2 ³4 21³ B2
A3 ³5 20³ B3
A4 ³6 7429 19³ B4
A5 ³7 853 18³ B5
A6 ³8 17³ B6
A7 ³9 16³ B7
/ERROR ³10 15³ PAR
/CLR ³11 14³ /OEB
GND ³12 13³ /LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429861
10-bit 3-state noninverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/GBA ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ B1
A2 ³3 22³ B2
A3 ³4 21³ B3
A4 ³5 20³ B4
A5 ³6 7429 19³ B5
A6 ³7 861 18³ B6
A7 ³8 17³ B7
A8 ³9 16³ B8
A9 ³10 15³ B9
A10 ³11 14³ B10
GND ³12 13³ /GAB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429862
10-bit 3-state inverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/GBA ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ B1
A2 ³3 22³ B2
A3 ³4 21³ B3
A4 ³5 20³ B4
A5 ³6 7429 19³ B5
A6 ³7 862 18³ B6
A7 ³8 17³ B7
A8 ³9 16³ B8
A9 ³10 15³ B9
A10 ³11 14³ B10
GND ³12 13³ /GAB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429863
9-bit 3-state noninverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/GBA1 ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ B1
A2 ³3 22³ B2
A3 ³4 21³ B3
A4 ³5 20³ B4
A5 ³6 7429 19³ B5
A6 ³7 863 18³ B6
A7 ³8 17³ B7
A8 ³9 16³ B8
A9 ³10 15³ B9
/GBA2 ³11 14³ /GAB2
GND ³12 13³ /GAB1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7429864
9-bit 3-state inverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/GBA1 ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ B1
A2 ³3 22³ B2
A3 ³4 21³ B3
A4 ³5 20³ B4
A5 ³6 7429 19³ B5
A6 ³7 864 18³ B6
A7 ³8 17³ B7
A8 ³9 16³ B8
A9 ³10 15³ B9
/GBA2 ³11 14³ /GAB2
GND ³12 13³ /GAB1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74299
8-bit 3-state bidirectional universal shift/storage register with asynchronous
reset and with separate shift left and shift right serial inputs. Multiplexed
parallel I/O.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 20³ VCC
/OE1 ³2 19³ S1
/OE2 ³3 18³ SH
PG ³4 17³ QH
PE ³5 74 16³ PH
PC ³6 299 15³ PF
PA ³7 14³ PD
QA ³8 13³ PB
/RST ³9 12³ CLK
GND ³10 11³ SA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7430
8-input NAND gate.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ________
A ³1 ÀÄÄÙ 14³ VCC /Y = ABCDEFGH
B ³2 13³
C ³3 12³ H
D ³4 7430 11³ G
E ³5 10³
F ³6 9³
GND ³7 8³ /Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74303
8-line inverting/noninverting divide by 2 clock driver.
Six outputs in phase with CLK, two out of phase.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q3 ³1 ÀÄÄÙ 16³ Q2
Q4 ³2 15³ Q1
GND ³3 14³ /RST
GND ³4 74 13³ VCC
GND ³5 303 12³ VCC
Q5 ³6 11³ CLK
Q6 ³7 10³ /PRE
/Q7 ³8 9³ /Q8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74304
8-line noninverting divide by 2 clock driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q3 ³1 ÀÄÄÙ 16³ Q2
Q4 ³2 15³ Q1
GND ³3 14³ /RST
GND ³4 74 13³ VCC
GND ³5 304 12³ VCC
Q5 ³6 11³ CLK
Q6 ³7 10³ /PRE
Q7 ³8 9³ Q8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74305
8-line inverting/noninverting divide by 2 clock driver.
Four outputs in phase with CLK, four out of phase.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q3 ³1 ÀÄÄÙ 16³ Q2
Q4 ³2 15³ Q1
GND ³3 14³ /RST
GND ³4 74 13³ VCC
GND ³5 305 12³ VCC
/Q5 ³6 11³ CLK
/Q6 ³7 10³ /PRE
/Q7 ³8 9³ /Q8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74306
2-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
/1OE ³1 ÀÄÄÙ 8³ 1Y ³ A ³/OEº Y ³
1A ³2 74 7³ VCC ÆÍÍÍØÍÍÍÎÍÍ͵
GND ³3 306 6³ 1A ³ 0 ³ 0 º 0 ³
/2OE ³4 5³ 2Y ³ 1 ³ 0 º 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³ 1 º Z ³
ÀÄÄÄÁÄÄÄÐÄÄÄÙ
#
7431
Hex delay elements.
Typical delays are 27.5ns (1,6), 46.5ns (2,5), 6ns (3,4).
Improved output currents IoH=-1.2mA, IoL=24mA for gates 3 and 4.
ÚÄÄÄÂÄÄÂÄÄÄ¿ _ _____
1A ³1 ÀÄÄÙ 16³ VCC /1Y=1A /4Y=4Aú4B
/1Y ³2 15³ 6A
2A ³3 14³ /6Y 2Y=2A 5Y=5A
2Y ³4 13³ 5A _____ _
3A ³5 7431 12³ 5Y /3Y=3Aú3B /6Y=6A
3B ³6 11³ 4B
/3Y ³7 10³ 4A
GND ³8 9³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7432
Quad 2-input OR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = A+B
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³
2A ³4 7432 11³ 4Y ³ 0 ³ 1 º 1 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 1 ³
2Y ³6 9³ 3A ³ 1 ³ 1 º 1 ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74322
8-bit 3-state shift register with with sign extension and selectable serial
inputs. Multiplexed parallel I/O.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC
S//P ³2 19³ DS
D0 ³3 18³ /SE
PA ³4 17³ D1
PC ³5 74 16³ PB
PE ³6 322 15³ PD
PG ³7 14³ PF
/OE ³8 13³ PH
/RST ³9 12³ QH
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74323
8-bit 3-state bidirectional universal shift/storage register with reset and
with separate shift left and shift right serial inputs. Multiplexed
parallel I/O.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 20³ VCC
/OE1 ³2 19³ S1
/OE2 ³3 18³ SH
PG ³4 17³ QH
PE ³5 74 16³ PH
PC ³6 323 15³ PF
PA ³7 14³ PD
QA ³8 13³ PB
/RST ³9 12³ CLK
GND ³10 11³ SA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74328
6-line selectable phase clock driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GND ³1 ÀÄÄÙ 16³ 1Y1
1Y2 ³2 15³ SEL1
2Y1 ³3 14³ VCC
GND ³4 74 13³ SEL2
2Y2 ³5 328 12³ A
3Y1 ³6 11³ VCC
GND ³7 10³ SEL3
4Y1 ³8 9³ SEL4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74329
6-line selectable phase clock driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GND ³1 ÀÄÄÙ 16³ 1Y1
1Y2 ³2 15³ SEL1
2Y1 ³3 14³ VCC
GND ³4 74 13³ SEL2
2Y2 ³5 329 12³ A
3Y1 ³6 11³ VCC
GND ³7 10³ SEL3
4Y1 ³8 9³ SEL4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7433
Quad 2-input open-collector NOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___
/1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = A+B
1A ³2 13³ /4Y ÆÍÍÍØÍÍÍÎÍÍ͵
1B ³3 12³ 4B ³ 0 ³ 0 º Z ³
/2Y ³4 7433 11³ 4A ³ 0 ³ 1 º 0 ³
2A ³5 10³ /3Y ³ 1 ³ 0 º 0 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74330
Dual 1-line to 3-line noninverting clock driver and 1-line to 4-line
noninverting divide by 2 clock driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GND ³1 ÀÄÄÙ 24³ OEQ
Q1 ³2 23³ Q3
Q2 ³3 22³ CLKQ
GND ³4 21³ VCC
X1 ³5 20³ RST
OEX ³6 74 19³ X3
CLKX ³7 330 18³ GND
X2 ³8 17³ X4
GND ³9 16³ VCC
Y1 ³10 15³ OEY
Y2 ³11 14³ Y3
GND ³12 13³ CLKY
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
743351
10-tap noninverting delay lines (20, 50 or 100ns total delay).
ÚÄÄÄÂÄÄÂÄÄÄ¿
A ³1 ÀÄÄÙ 16³ VCC
³2 15³
³3 14³ Y1
Y2 ³4 743 13³ Y3
Y4 ³5 351 12³ Y5
Y6 ³6 11³ Y7
Y8 ³7 10³ Y9
GND ³8 9³ Y10
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74337
8-line 3-state noninverting clock driver with divide by 2 output on 4 lines.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Y3 ³1 ÀÄÄÙ 20³ Y2
GND ³2 19³ GND
Y4 ³3 18³ Y1
VCC ³4 17³ VCC
/OE ³5 74 16³ CLK
/RST ³6 337 15³ GND
VCC ³7 14³ VCC
Q1 ³8 13³ Q4
GND ³9 12³ GND
Q2 ³10 11³ Q3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74338
6-line noninverting clock driver with divide by 2 and PLL.
Four outputs toggle at the clock, one at one-half, one at double speed.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GND ³1 ÀÄÄÙ 20³ /OE
Y1 ³2 19³ VCC
GND ³3 18³ DF
Y2 ³4 17³ VCC
GND ³5 74 16³ CLKIN
GND ³6 338 15³ GND
Y3 ³7 14³ HF
GND ³8 13³ VCC
Y4 ³9 12³ /RST
GND ³10 11³ VCC
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74339
8-line 3-state noninverting clock driver with divide by 2 output on 4 lines.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Y3 ³1 ÀÄÄÙ 20³ Y2
GND ³2 19³ GND
Y4 ³3 18³ Y1
VCC ³4 17³ VCC
/OE ³5 74 16³ CLK
/RST ³6 339 15³ GND
VCC ³7 14³ VCC
Q1 ³8 13³ Q4
GND ³9 12³ GND
Q2 ³10 11³ Q3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74340
8-line inverting clock driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
VCC ³1 ÀÄÄÙ 20³ VCC
E1 ³2 19³ Q1
E2 ³3 18³ Q2
IN ³4 17³ GND
P0 ³5 74 16³ Q3
P1 ³6 340 15³ Q4
VCC ³7 14³ GND
Q8 ³8 13³ Q5
Q7 ³9 12³ Q6
GND ³10 11³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74348
8-to-3 line 3-state inverting priority encoder with cascade inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/A4 ³1 ÀÄÄÙ 16³ VCC
/A5 ³2 15³ /EO
/A6 ³3 14³ /GS
/A7 ³4 74 13³ /A3
/EI ³5 348 12³ /A2
Y2 ³6 11³ /A1
Y1 ³7 10³ /A0
GND ³8 9³ Y0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74352
8-to-2 line inverting data selector/multiplexer with separate enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1EN ³1 ÀÄÄÙ 16³ VCC
S1 ³2 15³ /2EN
1A3 ³3 14³ S0
1A2 ³4 74 13³ 2A3
1A1 ³5 352 12³ 2A2
1A0 ³6 11³ 2A1
1Y ³7 10³ 2A0
GND ³8 9³ 2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74353
8-to-2 line 3-state inverting data selector/multiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1EN ³1 ÀÄÄÙ 16³ VCC
S1 ³2 15³ /2EN
1A3 ³3 14³ S0
1A2 ³4 74 13³ 2A3
1A1 ³5 353 12³ 2A2
1A0 ³6 11³ 2A1
/1Y ³7 10³ 2A0
GND ³8 9³ /2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74354
8-to-1 line 3-state data selector/multiplexer with address and data latches
and complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A7 ³1 ÀÄÄÙ 20³ VCC
A6 ³2 19³ Y
A5 ³3 18³ /Y
A4 ³4 17³ OE3
A3 ³5 74 16³ /OE2
A2 ³6 354 15³ /OE1
A1 ³7 14³ A0
A0 ³8 13³ A1
DLE ³9 12³ A2
GND ³10 11³ ALE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74356
8-to-1 line 3-state data selector/multiplexer with address latch and data
register and complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A7 ³1 ÀÄÄÙ 20³ VCC
A6 ³2 19³ Y
A5 ³3 18³ /Y
A4 ³4 17³ OE3
A3 ³5 74 16³ /OE2
A2 ³6 356 15³ /OE1
A1 ³7 14³ A0
A0 ³8 13³ A1
DLE ³9 12³ A2
GND ³10 11³ ALE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74365
6-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 16³ VCC ³/OE³ A º Y ³
A1 ³2 15³ /OE2 ÆÍÍÍØÍÍÍÎÍÍ͵
Y1 ³3 14³ A6 ³ 1 ³ X º Z ³
A2 ³4 74 13³ Y6 ³ 0 ³ 0 º 0 ³
Y2 ³5 365 12³ A5 ³ 0 ³ 1 º 1 ³
A3 ³6 11³ Y5 ÀÄÄÄÁÄÄÄÐÄÄÄÙ
Y3 ³7 10³ A4
GND ³8 9³ Y4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74366
6-bit 3-state inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 16³ VCC ³/OE³ A º/Y ³
A1 ³2 15³ /OE2 ÆÍÍÍØÍÍÍÎÍÍ͵
/Y1 ³3 14³ A6 ³ 1 ³ X º Z ³
A2 ³4 74 13³ /Y6 ³ 0 ³ 0 º 1 ³
/Y2 ³5 366 12³ A5 ³ 0 ³ 1 º 0 ³
A3 ³6 11³ /Y5 ÀÄÄÄÁÄÄÄÐÄÄÄÙ
/Y3 ³7 10³ A4
GND ³8 9³ /Y4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74367
2/4-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
/1OE ³1 ÀÄÄÙ 16³ VCC ³/OE³ A º Y ³
1A1 ³2 15³ /2OE ÆÍÍÍØÍÍÍÎÍÍ͵
1Y1 ³3 14³ 2A2 ³ 1 ³ X º Z ³
1A2 ³4 74 13³ 2Y2 ³ 0 ³ 0 º 0 ³
1Y2 ³5 367 12³ 2A1 ³ 0 ³ 1 º 1 ³
1A3 ³6 11³ 2Y1 ÀÄÄÄÁÄÄÄÐÄÄÄÙ
1Y3 ³7 10³ 1A4
GND ³8 9³ 1Y4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74368
2/4-bit 3-state inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
/1OE ³1 ÀÄÄÙ 16³ VCC ³/OE³ A º/Y ³
1A1 ³2 15³ /2OE ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y1 ³3 14³ 2A2 ³ 1 ³ X º Z ³
1A2 ³4 74 13³ /2Y2 ³ 0 ³ 0 º 1 ³
/1Y2 ³5 368 12³ 2A1 ³ 0 ³ 1 º 0 ³
1A3 ³6 11³ /2Y1 ÀÄÄÄÁÄÄÄÐÄÄÄÙ
/1Y3 ³7 10³ 1A4
GND ³8 9³ /1Y4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7437
Quad 2-input NAND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³
2A ³4 7437 11³ /4Y ³ 0 ³ 1 º 1 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 1 ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74373
8-bit 3-state transparent latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³ LE³ D º Q ³
Q1 ³2 19³ Q8 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 18³ D8 ³ 1 ³ X ³ X º Z ³
D2 ³4 17³ D7 ³ 0 ³ 0 ³ X º - ³
Q2 ³5 74 16³ Q7 ³ 0 ³ 1 ³ 0 º 0 ³
Q3 ³6 373 15³ Q6 ³ 0 ³ 1 ³ 1 º 1 ³
D3 ³7 14³ D6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D4 ³8 13³ D5
Q4 ³9 12³ Q5
GND ³10 11³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74374
8-bit 3-state D flip-flop.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³CLK³ D º Q ³
Q1 ³2 19³ Q8 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 18³ D8 ³ 1 ³ X ³ X º Z ³
D2 ³4 17³ D7 ³ 0 ³ / ³ 0 º 0 ³
Q2 ³5 74 16³ Q7 ³ 0 ³ / ³ 1 º 1 ³
Q3 ³6 374 15³ Q6 ³ 0 ³!/ ³ X º - ³
D3 ³7 14³ D6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D4 ³8 13³ D5
Q4 ³9 12³ Q5
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74375
Dual 2-bit transparent latches with complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1D1 ³1 ÀÄÄÙ 16³ VCC
/1Q1 ³2 15³ 2D1
1Q1 ³3 14³ /2Q1
1LE ³4 74 13³ 2Q1
1Q2 ³5 375 12³ 2LE
/1Q2 ³6 11³ 2Q2
1D2 ³7 10³ /2Q2
GND ³8 9³ 2D2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74376
4-bit J-/K flip-flop with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC ³ J ³/K ³CLK³/RSTº Q ³/Q ³
J1 ³2 15³ J4 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
/K1 ³3 14³ /K4 ³ X ³ X ³ X ³ 0 º 0 ³ 1 ³
Q1 ³4 74 13³ Q4 ³ 0 ³ 0 ³ / ³ 1 º 0 ³ 1 ³
Q2 ³5 376 12³ Q3 ³ 0 ³ 1 ³ / ³ 1 º - ³ - ³
/K2 ³6 11³ /K3 ³ 1 ³ 0 ³ / ³ 1 º/Q ³ Q ³
J2 ³7 10³ J3 ³ 1 ³ 1 ³ / ³ 1 º 1 ³ 0 ³
GND ³8 9³ CLK ³ X ³ X ³!/ ³ 1 º - ³ - ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
74377
8-bit D flip-flop with clock enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/CLKEN ³1 ÀÄÄÙ 20³ VCC ³/CEN³CLK³ D º Q ³
Q1 ³2 19³ Q8 ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 18³ D8 ³ 1 ³ X ³ X º - ³
D2 ³4 17³ D7 ³ 0 ³ / ³ 0 º 0 ³
Q2 ³5 74 16³ Q7 ³ 0 ³ / ³ 1 º 1 ³
Q3 ³6 377 15³ Q6 ³ 0 ³!/ ³ X º - ³
D3 ³7 14³ D6 ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D4 ³8 13³ D5
Q4 ³9 12³ Q5
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74378
6-bit D flip-flop with clock enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/CLKEN ³1 ÀÄÄÙ 16³ VCC ³/CEN³CLK³ D º Q ³
Q1 ³2 15³ Q6 ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 14³ D6 ³ 1 ³ X ³ X º - ³
D2 ³4 74 13³ D5 ³ 0 ³ / ³ 0 º 0 ³
Q2 ³5 378 12³ Q5 ³ 0 ³ / ³ 1 º 1 ³
D3 ³6 11³ D4 ³ 0 ³!/ ³ X º - ³
Q3 ³7 10³ Q4 ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
GND ³8 9³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74379
6-bit D flip-flop with clock enable and complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
/CLKEN ³1 ÀÄÄÙ 16³ VCC ³/CEN³CLK³ D º Q ³/Q ³
Q1 ³2 15³ Q4 ÆÍÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
/Q1 ³3 14³ /Q4 ³ 1 ³ X ³ X º - ³ - ³
D1 ³4 74 13³ D4 ³ 0 ³ / ³ 0 º 0 ³ 1 ³
D2 ³5 379 12³ D3 ³ 0 ³ / ³ 1 º 1 ³ 0 ³
/Q2 ³6 11³ /Q3 ³ 0 ³!/ ³ X º - ³ - ³
Q2 ³7 10³ Q3 ÀÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
GND ³8 9³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7438
Quad 2-input open-collector NAND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 12³ 4A ³ 0 ³ 0 º Z ³
2A ³4 7438 11³ /4Y ³ 0 ³ 1 º Z ³
2B ³5 10³ 3B ³ 1 ³ 0 º Z ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74381
4-bit 8-function arithmetic logic unit (ALU)
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 20³ VCC
B1 ³2 19³ A2
A0 ³3 18³ B2
B0 ³4 17³ A3
S0 ³5 74 16³ B3
S1 ³6 381 15³ CIN
S2 ³7 14³ /P
F0 ³8 13³ /G
F1 ³9 12³ F3
GND ³10 11³ F2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74382
4-bit 8-function arithmetic logic unit (ALU) with ripple carry and overflow
outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 20³ VCC
B1 ³2 19³ A2
A0 ³3 18³ B2
B0 ³4 17³ A3
S0 ³5 74 16³ B3
S1 ³6 382 15³ CIN
S2 ³7 14³ COUT
F0 ³8 13³ OVR
F1 ³9 12³ F3
GND ³10 11³ F2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74385
Quad serial adder/subtractor.
Contains four independent adder/subtractor elements with common clock and
carry reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CLK ³1 ÀÄÄÙ 20³ VCC
1ä ³2 19³ 4ä
1S//A ³3 18³ 4S//A
1B ³4 17³ 4B
1A ³5 74 16³ 4A
2A ³6 385 15³ 3A
2B ³7 14³ 3B
2S//A ³8 13³ 3S//A
2ä ³9 12³ 3ä
GND ³10 11³ RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74386
Quad 2-input XOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = A$B = (AúB)+(AúB)
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 74 12³ 4A ³ 0 ³ 0 º 0 ³
2Y ³4 386 11³ 4Y ³ 0 ³ 1 º 1 ³
2A ³5 10³ 3Y ³ 1 ³ 0 º 1 ³
2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74390
Dual 4-bit asynchronous decade counters with separate /2 and /5 sections
and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1CLK0 ³1 ÀÄÄÙ 16³ VCC
1RST ³2 15³ /2CLK0
1Q0 ³3 14³ 2RST
/1CLK1 ³4 74 13³ 2Q0
1Q1 ³5 390 12³ /2CLK1
1Q2 ³6 11³ 2Q1
1Q3 ³7 10³ 2Q2
GND ³8 9³ 2Q3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74393
Dual 4-bit asynchronous binary counters with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1CLK ³1 ÀÄÄÙ 14³ VCC
1RST ³2 13³ /2CLK
1Q0 ³3 74 12³ 2RST
1Q1 ³4 393 11³ 2Q0
1Q2 ³5 10³ 2Q1
1Q3 ³6 9³ 2Q2
GND ³7 8³ 2Q3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74395
4-bit 3-state shift register with load and asynchronous reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/RST ³1 ÀÄÄÙ 16³ VCC
SA ³2 15³ QA
A ³3 14³ QB
B ³4 74 13³ QC
C ³5 395 12³ QD
D ³6 11³ QD'
LD//S ³7 10³ CLK
GND ³8 9³ /OE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74398
8-to-4 line data selector/multiplexer with output registers and complementary
outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 20³ VCC
1Y ³2 19³ 4Y
/1Y ³3 18³ /4Y
1A0 ³4 17³ 4A0
1A1 ³5 74 16³ 4A1
2A1 ³6 398 15³ 3A1
2A0 ³7 14³ 3A0
/2Y ³8 13³ /3Y
2Y ³9 12³ 3Y
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74399
8-to-4 line inverting data selector/multiplexer with output registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S ³1 ÀÄÄÙ 16³ VCC
1Y ³2 15³ 4Y
1A0 ³3 14³ 4A0
1A1 ³4 74 13³ 4A1
2A1 ³5 399 12³ 3A1
2A0 ³6 11³ 3A0
2Y ³7 10³ 3Y
GND ³8 9³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7440
Dual 4-input NAND gates with buffered output.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD
1B ³2 13³ 2D ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
³3 12³ 2C ³ 0 ³ X ³ X ³ X º 1 ³
1C ³4 7440 11³ ³ 1 ³ 0 ³ X ³ X º 1 ³
1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º 1 ³
/1Y ³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º 1 ³
GND ³7 8³ /2Y ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
#
7442
1-of-10 inverting decoder/demultiplexer.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
/Y0 ³1 ÀÄÄÙ 16³ VCC ³ S3³ S2³ S1³ S0º/Y0³/Y1³...³/Y9³
/Y1 ³2 15³ S0 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵
/Y2 ³3 14³ S1 ³ 0 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³ 1 ³ 1 ³
/Y3 ³4 13³ S2 ³ 0 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³ 1 ³ 1 ³
/Y4 ³5 7442 12³ S3 ³ . ³ . ³ . ³ . º 1 ³ 1 ³ . ³ 1 ³
/Y5 ³6 11³ /Y9 ³ 1 ³ 0 ³ 0 ³ 1 º 1 ³ 1 ³ 1 ³ 0 ³
/Y6 ³7 10³ /Y8 ³ 1 ³ 0 ³ 1 ³ X º 1 ³ 1 ³ 1 ³ 1 ³
GND ³8 9³ /Y7 ³ 1 ³ 1 ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
#
74423
Dual retriggerable monostable multivibrator with overriding reset.
Cannot be triggered via reset input.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1TR ³1 ÀÄÄÙ 16³ VCC
1TR ³2 15³ 1RCext
/1RST ³3 14³ 1Cext
/1Q ³4 74 13³ 1Q
2Q ³5 423 12³ /2Q
2Cext ³6 11³ /2RST
2RCext ³7 10³ 2TR
GND ³8 9³ /2TR
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
744374
8-bit 3-state dual-ranking D flip flop.
Designed to prevent metastable conditions in data synchronization
applications in which setup and hold times may be violated.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q1 ³1 ÀÄÄÙ 20³ D1
Q2 ³2 19³ D2
Q3 ³3 18³ D3
Q4 ³4 17³ D4
GND ³5 744 16³ VCC
Q5 ³6 374 15³ D5
Q6 ³7 14³ D6
Q7 ³8 13³ D7
Q8 ³9 12³ D8
/OE ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74465
8-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /OE2
Y1 ³3 18³ A8
A2 ³4 17³ Y8
Y2 ³5 74 16³ A7
A3 ³6 465 15³ Y7
Y3 ³7 14³ A6
A4 ³8 13³ Y6
Y4 ³9 12³ A5
GND ³10 11³ Y5
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7447
BCD to 7-segment decoder with ripple blank input and output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 16³ VCC
A2 ³2 15³ /YF
/LT ³3 14³ /YG
/RBO ³4 13³ /YA
/RBI ³5 7447 12³ /YB
A3 ³6 11³ /YC
A0 ³7 10³ /YD
GND ³8 9³ /YE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74490
Dual 4-bit asynchronous decade counters with set(9) and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1CLK ³1 ÀÄÄÙ 16³ VCC
1RST ³2 15³ /2CLK
1QA ³3 14³ 2RST
1SET ³4 74 13³ 2Q0
1QB ³5 490 12³ 2SET
1QC ³6 11³ 2Q1
1QD ³7 10³ 2Q2
GND ³8 9³ 2Q3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7451
2-wide 2-input and 2-wide 3-input AND-NOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ _____________________
1A ³1 ÀÄÄÙ 14³ VCC /1Y = (1Aú1Bú1C)+(1Dú1Eú1F)
2A ³2 13³ 1B
2B ³3 12³ 1C _______________
2C ³4 7451 11³ 1D /2Y = (2Aú2B)+(2Cú2D)
2D ³5 10³ 1E
/2Y ³6 9³ 1F
GND ³7 8³ /1Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74519
8-bit open-collector noninverting identity comparator with enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC
A0 ³2 19³ A=B
B0 ³3 18³ B7
A1 ³4 17³ A7
B1 ³5 74 16³ B6
A2 ³6 519 15³ A6
B2 ³7 14³ B5
A3 ³8 13³ A5
B3 ³9 12³ B4
GND ³10 11³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74520
8-bit inverting identity comparator with itegrated 20kê pull-up resistors
and enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/EN ³1 ÀÄÄÙ 20³ VCC
A0 ³2 19³ A=B
B0 ³3 18³ B7
A1 ³4 17³ A7
B1 ³5 74 16³ B6
A2 ³6 520 15³ A6
B2 ³7 14³ B5
A3 ³8 13³ A5
B3 ³9 12³ B4
GND ³10 11³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74521
8-bit inverting identity comparator with enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC
A0 ³2 19³ A=B
B0 ³3 18³ B7
A1 ³4 17³ A7
B1 ³5 74 16³ B6
A2 ³6 521 15³ A6
B2 ³7 14³ B5
A3 ³8 13³ A5
B3 ³9 12³ B4
GND ³10 11³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74533
8-bit 3-state inverting transparent latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³ LE³ D º Q ³
/Q1 ³2 19³ /Q8 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 18³ D8 ³ 1 ³ X ³ X º Z ³
D2 ³4 17³ D7 ³ 0 ³ 0 ³ X º - ³
/Q2 ³5 74 16³ /Q7 ³ 0 ³ 1 ³ 0 º 0 ³
/Q3 ³6 533 15³ /Q6 ³ 0 ³ 1 ³ 1 º 1 ³
D3 ³7 14³ D6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D4 ³8 13³ D5
/Q4 ³9 12³ /Q5
GND ³10 11³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74534
8-bit 3-state inverting D flip-flop.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³CLK³ D º/Q ³
/Q1 ³2 19³ /Q8 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 18³ D8 ³ 1 ³ X ³ X º Z ³
D2 ³4 17³ D7 ³ 0 ³ / ³ 0 º 1 ³
/Q2 ³5 74 16³ /Q7 ³ 0 ³ / ³ 1 º 0 ³
/Q3 ³6 534 15³ /Q6 ³ 0 ³!/ ³ X º - ³
D3 ³7 14³ D6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D4 ³8 13³ D5
/Q4 ³9 12³ /Q5
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7454
4-wide 2/3-input AND-NOR gate.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ___________________________
A ³1 ÀÄÄÙ 14³ VCC /Y = (AúB)+(CúDúE)+(FúGúH)+(JúK)
B ³2 13³ K
C ³3 12³ J
D ³4 7454 11³ H
E ³5 10³ G
/Y ³6 9³ F
GND ³7 8³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74540
8-bit 3-state inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /OE2
A2 ³3 18³ /Y1
A3 ³4 17³ /Y2
A4 ³5 74 16³ /Y3
A5 ³6 540 15³ /Y4
A6 ³7 14³ /Y5
A7 ³8 13³ /Y6
A8 ³9 12³ /Y7
GND ³10 11³ /Y8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
745400
11-bit 3-state noninverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Y1 ³1 ÀÄÄÙ 28³ A1
Y2 ³2 27³ A2
Y3 ³3 26³ A3
Y4 ³4 25³ A4
Y5 ³5 24³ A5
Y6 ³6 23³ A6
GND ³7 74 22³ VCC
GND ³8 5400 21³ VCC
Y7 ³9 20³ A7
Y8 ³10 19³ A8
Y9 ³11 18³ A9
Y10 ³12 17³ A10
Y11 ³13 16³ A11
/OE1 ³14 15³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
745401
11-bit 3-state inverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/Y1 ³1 ÀÄÄÙ 28³ A1
/Y2 ³2 27³ A2
/Y3 ³3 26³ A3
/Y4 ³4 25³ A4
/Y5 ³5 24³ A5
/Y6 ³6 23³ A6
GND ³7 74 22³ VCC
GND ³8 5401 21³ VCC
/Y7 ³9 20³ A7
/Y8 ³10 19³ A8
/Y9 ³11 18³ A9
/Y10 ³12 17³ A10
/Y11 ³13 16³ A11
/OE1 ³14 15³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
745402
12-bit 3-state noninverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Y1 ³1 ÀÄÄÙ 28³ A1
Y2 ³2 27³ A2
Y3 ³3 26³ A3
Y4 ³4 25³ A4
Y5 ³5 24³ A5
Y6 ³6 23³ A6
GND ³7 74 22³ A7
Y7 ³8 5402 21³ VCC
Y8 ³9 20³ A8
Y9 ³10 19³ A9
Y10 ³11 18³ A10
Y11 ³12 17³ A11
Y12 ³13 16³ A12
/OE1 ³14 15³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
745403
12-bit 3-state inverting buffer/MOS driver with integrated 25ê series
output resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/Y1 ³1 ÀÄÄÙ 28³ A1
/Y2 ³2 27³ A2
/Y3 ³3 26³ A3
/Y4 ³4 25³ A4
/Y5 ³5 24³ A5
/Y6 ³6 23³ A6
GND ³7 74 22³ A7
/Y7 ³8 5402 21³ VCC
/Y8 ³9 20³ A8
/Y9 ³10 19³ A9
/Y10 ³11 18³ A10
/Y11 ³12 17³ A11
/Y12 ³13 16³ A12
/OE1 ³14 15³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74541
8-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /OE2
A2 ³3 18³ Y1
A3 ³4 17³ Y2
A4 ³5 74 16³ Y3
A5 ³6 541 15³ Y4
A6 ³7 14³ Y5
A7 ³8 13³ Y6
A8 ³9 12³ Y7
GND ³10 11³ Y8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74543
8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/LEBA ³1 ÀÄÄÙ 24³ VCC
/GBA ³2 23³ /CEBA
A1 ³3 22³ B1
A2 ³4 21³ B2
A3 ³5 20³ B3
A4 ³6 74 19³ B4
A5 ³7 543 18³ B5
A6 ³8 17³ B6
A7 ³9 16³ B7
A8 ³10 15³ B8
/CEAB ³11 14³ /LEAB
GND ³12 13³ /GAB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74544
8-bit 3-state inverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/LEBA ³1 ÀÄÄÙ 24³ VCC
/GBA ³2 23³ /CEBA
A1 ³3 22³ B1
A2 ³4 21³ B2
A3 ³5 20³ B3
A4 ³6 74 19³ B4
A5 ³7 544 18³ B5
A6 ³8 17³ B6
A7 ³9 16³ B7
A8 ³10 15³ B8
/CEAB ³11 14³ /LEAB
GND ³12 13³ /GAB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7455
2-wide 4-input AND-NOR gate.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ___________________
A ³1 ÀÄÄÙ 14³ VCC /Y = (AúBúCúD)+(EúFúGúH)
B ³2 13³ H
C ³3 12³ G
D ³4 7455 11³ F
³5 10³ E
³6 9³
GND ³7 8³ /Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7456
Frequency divider.
Can generate one second timing pulses from 50 Hz.
Two '56 devices may be interconnected to give frequency division of 2500 to 1,
625 to 1, 100 to 1, etc.
Features a reset pin that is common to all three counters.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CLKB ³1 ÀÄÄÙ 8³ QC
VCC ³2 7³ QB
QA ³3 7456 6³ RST
GND ³4 5³ CLKA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74561
4-bit 3-state synchronous binary counter with sync/async load, sync/async
reset, and ripple/clocked carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/ALD ³1 ÀÄÄÙ 20³ VCC
CLK ³2 19³ RCO
P0 ³3 18³ CCO
P1 ³4 17³ /OE
P2 ³5 74 16³ Q0
P3 ³6 561 15³ Q1
ENP ³7 14³ Q2
/ARST ³8 13³ Q3
/SRST ³9 12³ ENT
GND ³10 11³ /SLD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74563
8-bit 3-state inverting transparent latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³ LE³ D º/Q ³
D1 ³2 19³ /Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 18³ /Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 17³ /Q3 ³ 0 ³ 0 ³ X º - ³
D4 ³5 74 16³ /Q4 ³ 0 ³ 1 ³ 0 º 1 ³
D5 ³6 563 15³ /Q5 ³ 0 ³ 1 ³ 1 º 0 ³
D6 ³7 14³ /Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 13³ /Q7
D8 ³9 12³ /Q8
GND ³10 11³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74564
8-bit 3-state inverting D flip-flop.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³CLK³ D º/Q ³
D1 ³2 19³ /Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 18³ /Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 17³ /Q3 ³ 0 ³ / ³ 0 º 1 ³
D4 ³5 74 16³ /Q4 ³ 0 ³ / ³ 1 º 0 ³
D5 ³6 564 15³ /Q5 ³ 0 ³!/ ³ X º - ³
D6 ³7 14³ /Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 13³ /Q7
D8 ³9 12³ /Q8
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74568
4-bit 3-state synchronous decade up/down counter with load, sync/async reset,
and ripple/clocked carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
U//D ³1 ÀÄÄÙ 20³ VCC
CLK ³2 19³ /RCO
P0 ³3 18³ /CCO
P1 ³4 17³ /OE
P2 ³5 74 16³ Q0
P3 ³6 568 15³ Q1
/ENP ³7 14³ Q2
/ARST ³8 13³ Q3
/SRST ³9 12³ /ENT
GND ³10 11³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74569
4-bit 3-state synchronous binary up/down counter with load, sync/async reset,
and ripple/clocked carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
U//D ³1 ÀÄÄÙ 20³ VCC
CLK ³2 19³ /RCO
P0 ³3 18³ /CCO
P1 ³4 17³ /OE
P2 ³5 74 16³ Q0
P3 ³6 569 15³ Q1
/ENP ³7 14³ Q2
/ARST ³8 13³ Q3
/SRST ³9 12³ /ENT
GND ³10 11³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7457
Frequency divider.
Can generate one second timing pulses from 60 Hz.
Two '57 devices may be interconnected to give frequency division of 3600 to 1,
1800 to 1, 900 to 1, etc.
Features a reset pin that is common to all three counters.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CLKB ³1 ÀÄÄÙ 8³ QC
VCC ³2 7³ QB
QA ³3 7457 6³ RST
GND ³4 5³ CLKA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74573
8-bit 3-state transparent latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³ LE³ D º/Q ³
D1 ³2 19³ Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 18³ Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 17³ Q3 ³ 0 ³ 0 ³ X º - ³
D4 ³5 74 16³ Q4 ³ 0 ³ 1 ³ 0 º 0 ³
D5 ³6 573 15³ Q5 ³ 0 ³ 1 ³ 1 º 1 ³
D6 ³7 14³ Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 13³ Q7
D8 ³9 12³ Q8
GND ³10 11³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74574
8-bit 3-state D flip-flop.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³CLK³ D º Q ³
D1 ³2 19³ Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 18³ Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 17³ Q3 ³ 0 ³ / ³ 0 º 0 ³
D4 ³5 74 16³ Q4 ³ 0 ³ / ³ 1 º 1 ³
D5 ³6 574 15³ Q5 ³ 0 ³!/ ³ X º - ³
D6 ³7 14³ Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 13³ Q7
D8 ³9 12³ Q8
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74575
8-bit 3-state D flip-flop with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/RST ³1 ÀÄÄÙ 24³ VCC ³/RST³/OE³CLK³ D º Q ³
/OE ³2 23³ ÆÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 22³ Q1 ³ 0 ³ 1 ³ X ³ X º Z ³
D2 ³4 21³ Q2 ³ X ³ 0 ³ X ³ X º 0 ³
D3 ³5 20³ Q3 ³ 1 ³ 0 ³ / ³ 0 º 0 ³
D4 ³6 74 19³ Q4 ³ 1 ³ 0 ³ / ³ 1 º 1 ³
D5 ³7 575 18³ Q5 ³ 1 ³ 0 ³!/ ³ X º - ³
D6 ³8 17³ Q6 ÀÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³9 16³ Q7
D8 ³10 15³ Q8
³11 14³ CLK
GND ³12 13³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74576
8-bit 3-state inverting D flip-flop.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³CLK³ D º/Q ³
D1 ³2 19³ /Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 18³ /Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 17³ /Q3 ³ 0 ³ / ³ 0 º 1 ³
D4 ³5 74 16³ /Q4 ³ 0 ³ / ³ 1 º 0 ³
D5 ³6 576 15³ /Q5 ³ 0 ³!/ ³ X º - ³
D6 ³7 14³ /Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 13³ /Q7
D8 ³9 12³ /Q8
GND ³10 11³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74577
8-bit 3-state inverting D flip-flop with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/RST ³1 ÀÄÄÙ 24³ VCC ³/RST³/OE³CLK³ D º/Q ³
/OE ³2 23³ ÆÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D1 ³3 22³ /Q1 ³ 0 ³ 1 ³ X ³ X º Z ³
D2 ³4 21³ /Q2 ³ X ³ 0 ³ X ³ X º 1 ³
D3 ³5 20³ /Q3 ³ 1 ³ 0 ³ / ³ 0 º 1 ³
D4 ³6 74 19³ /Q4 ³ 1 ³ 0 ³ / ³ 1 º 0 ³
D5 ³7 577 18³ /Q5 ³ 1 ³ 0 ³!/ ³ X º - ³
D6 ³8 17³ /Q6 ÀÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³9 16³ /Q7
D8 ³10 15³ /Q8
³11 14³ CLK
GND ³12 13³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7458
2-wide 2-input and 2-wide 3-input AND-OR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC 1Y = (1Aú1Bú1C)+(1Dú1Eú1F)
2A ³2 13³ 1B
2B ³3 12³ 1C
2C ³4 7458 11³ 1D 2Y = (2Aú2B)+(2Cú2D)
2D ³5 10³ 1E
2Y ³6 9³ 1F
GND ³7 8³ 1Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74580
8-bit 3-state inverting transparent latch.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 20³ VCC ³/OE³ LE³ D º/Q ³
D1 ³2 19³ /Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 18³ /Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 17³ /Q3 ³ 0 ³ 0 ³ X º - ³
D4 ³5 74 16³ /Q4 ³ 0 ³ 1 ³ 0 º 1 ³
D5 ³6 580 15³ /Q5 ³ 0 ³ 1 ³ 1 º 0 ³
D6 ³7 14³ /Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 13³ /Q7
D8 ³9 12³ /Q8
GND ³10 11³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74589
8-bit 3-state parallel-in serial-out shift register with input registers.
Independent clocks for shift and storage registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B ³1 ÀÄÄÙ 16³ VCC
C ³2 15³ A
D ³3 14³ SA
E ³4 74 13³ /SLD
F ³5 589 12³ RCLK
G ³6 11³ SCLK
H ³7 10³ /OE
GND ³8 9³ QH
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74590
8-bit 3-state synchronous binary counter with reset and output registers.
Separate clocks for both counter and storage register, ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
Q1 ³1 ÀÄÄÙ 16³ VCC
Q2 ³2 15³ Q0
Q3 ³3 14³ /OE
Q4 ³4 74 13³ RCLK
Q5 ³5 590 12³ /CLKEN
Q6 ³6 11³ CCLK
Q7 ³7 10³ /CRST
GND ³8 9³ /RCO
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74592
8-bit synchronous binary counter with input registers.
Separate clocks for counter and input register. Counter outputs only
internally connected but ripple carry and clock outputs available.
ÚÄÄÄÂÄÄÂÄÄÄ¿
P1 ³1 ÀÄÄÙ 16³ VCC
P2 ³2 15³ P0
P3 ³3 14³ /CLOAD
P4 ³4 74 13³ RCLK
P5 ³5 592 12³ /CLKEN
P6 ³6 11³ CCLK
P7 ³7 10³ /CRST
GND ³8 9³ /RCO
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74593
8-bit 3-state synchronous binary counter with input registers and ripple
carry and clock outputs. Separate clocks for counter and input registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
P0 ³1 ÀÄÄÙ 20³ VCC
P1 ³2 19³ OE
P2 ³3 18³ /OE
P3 ³4 17³ /RCLKEN
P4 ³5 74 16³ RCLK
P5 ³6 593 15³ CLKEN
P6 ³7 14³ /CLKEN
P7 ³8 13³ CCLK
/CLD ³9 12³ /CRST
GND ³10 11³ /RCO
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74594
8-bit serial-in parallel-out shift register with output registers and
asynchronous reset. Independent clocks and resets for shift and
storage registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
QB ³1 ÀÄÄÙ 16³ VCC
QC ³2 15³ QA
QD ³3 14³ SA
QE ³4 74 13³ /RRST
QF ³5 594 12³ RCLK
QG ³6 11³ SCLK
QH ³7 10³ /SRST
GND ³8 9³ QH'
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74595
8-bit 3-state serial-in parallel-out shift register with output registers and
asynchronous reset. Independent clocks for shift and storage registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
QB ³1 ÀÄÄÙ 16³ VCC
QC ³2 15³ QA
QD ³3 14³ SA
QE ³4 74 13³ /OE
QF ³5 595 12³ RCLK
QG ³6 11³ SCLK
QH ³7 10³ /SRST
GND ³8 9³ QH'
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74596
8-bit open-collector serial-in parallel-out shift register with output
registers and asynchronous reset. Independent clocks for shift and storage
registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
QB ³1 ÀÄÄÙ 16³ VCC
QC ³2 15³ QA
QD ³3 14³ SA
QE ³4 74 13³ /OE
QF ³5 595 12³ RCLK
QG ³6 11³ SCLK
QH ³7 10³ /SRST
GND ³8 9³ QH'
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74597
8-bit parallel-in serial-out shift register with input registers and
asynchronous reset. Independent clocks for shift and storage registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B ³1 ÀÄÄÙ 16³ VCC
C ³2 15³ A
D ³3 14³ SA
E ³4 74 13³ /SLD
F ³5 597 12³ RCLK
G ³6 11³ SCLK
H ³7 10³ /SRST
GND ³8 9³ QH'
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74598
8-bit 3-state shift register with input registers, asynchronous reset and
selectable serial input. Independent clocks for shift and storage registers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
PA ³1 ÀÄÄÙ 20³ VCC
PB ³2 19³ DS
PC ³3 18³ SA0
PD ³4 17³ SA1
PE ³5 74 16³ /OE
PF ³6 598 15³ RCLK
PG ³7 14³ /SCE
PH ³8 13³ SCLK
/SLD ³9 12³ /SRST
GND ³10 11³ QH'
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74620
8-bit 3-state inverting bus transceiver.
Two enable pins control output enables, one active high and one active low.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GAB ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /GBA
A2 ³3 18³ B1
A3 ³4 17³ B2
A4 ³5 74 16³ B3
A5 ³6 620 15³ B4
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74621
8-bit open-collector noninverting bus transceiver.
Two enable pins control output enables, one active high and one active low.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GAB ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /GBA
A2 ³3 18³ B1
A3 ³4 17³ B2
A4 ³5 74 16³ B3
A5 ³6 621 15³ B4
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74623
8-bit 3-state noninverting bus transceiver.
Two enable pins control output enables, one active high and one active low.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GAB ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /GBA
A2 ³3 18³ B1
A3 ³4 17³ B2
A4 ³5 74 16³ B3
A5 ³6 623 15³ B4
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74638
8-bit 3-state/open-collector inverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /OE
A2 ³3 18³ B1
A3 ³4 17³ B2
A4 ³5 74 16³ B3
A5 ³6 638 15³ B4
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74639
8-bit 3-state/open-collector noninverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /OE
A2 ³3 18³ B1
A3 ³4 17³ B2
A4 ³5 74 16³ B3
A5 ³6 639 15³ B4
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74640
8-bit 3-state inverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 20³ VCC ³/EN³DIRº A ³ B ³
A1 ³2 19³ /EN ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
A2 ³3 18³ B1 ³ 1 ³ X º Z ³ Z ³
A3 ³4 17³ B2 ³ 0 ³ 0 º/B ³ Z ³
A4 ³5 74 16³ B3 ³ 0 ³ 1 º Z ³/A ³
A5 ³6 640 15³ B4 ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74641
8-bit 3-state noninverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /OE
A2 ³3 18³ B1
A3 ³4 17³ B2
A4 ³5 74 16³ B3
A5 ³6 641 15³ B4
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74642
8-bit open-collector inverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /OE
A2 ³3 18³ B1
A3 ³4 17³ B2
A4 ³5 74 16³ B3
A5 ³6 642 15³ B4
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74643
8-bit 3-state inverting/noninverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 20³ VCC ³/EN³DIRº A ³ B ³
A1 ³2 19³ /EN ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
A2 ³3 18³ B1 ³ 1 ³ X º Z ³ Z ³
A3 ³4 17³ B2 ³ 0 ³ 0 º B ³ Z ³
A4 ³5 74 16³ B3 ³ 0 ³ 1 º Z ³/A ³
A5 ³6 643 15³ B4 ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74645
8-bit 3-state noninverting bus transceiver.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 20³ VCC
A1 ³2 19³ /OE
A2 ³3 18³ B1
A3 ³4 17³ B2
A4 ³5 74 16³ B3
A5 ³6 642 15³ B4
A6 ³7 14³ B5
A7 ³8 13³ B6
A8 ³9 12³ B7
GND ³10 11³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74646
8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CAB ³1 ÀÄÄÙ 24³ VCC
SAB ³2 23³ CBA
DIR ³3 22³ SBA
A1 ³4 21³ /OE
A2 ³5 20³ B1
A3 ³6 74 19³ B2
A4 ³7 646 18³ B3
A5 ³8 17³ B4
A6 ³9 16³ B5
A7 ³10 15³ B6
A8 ³11 14³ B7
GND ³12 13³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74648
8-bit 3-state inverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CAB ³1 ÀÄÄÙ 24³ VCC
SAB ³2 23³ CBA
DIR ³3 22³ SBA
A1 ³4 21³ /OE
A2 ³5 20³ B1
A3 ³6 74 19³ B2
A4 ³7 648 18³ B3
A5 ³8 17³ B4
A6 ³9 16³ B5
A7 ³10 15³ B6
A8 ³11 14³ B7
GND ³12 13³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74651
8-bit 3-state inverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CAB ³1 ÀÄÄÙ 24³ VCC
SAB ³2 23³ CBA
GAB ³3 22³ SBA
A1 ³4 21³ /GBA
A2 ³5 20³ B1
A3 ³6 74 19³ B2
A4 ³7 651 18³ B3
A5 ³8 17³ B4
A6 ³9 16³ B5
A7 ³10 15³ B6
A8 ³11 14³ B7
GND ³12 13³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74652
8-bit 3-state noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CAB ³1 ÀÄÄÙ 24³ VCC
SAB ³2 23³ CBA
GAB ³3 22³ SBA
A1 ³4 21³ /GBA
A2 ³5 20³ B1
A3 ³6 74 19³ B2
A4 ³7 652 18³ B3
A5 ³8 17³ B4
A6 ³9 16³ B5
A7 ³10 15³ B6
A8 ³11 14³ B7
GND ³12 13³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74653
8-bit 3-state/open-collector inverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CAB ³1 ÀÄÄÙ 24³ VCC
SAB ³2 23³ CBA
GAB ³3 22³ SBA
A1 ³4 21³ /GBA
A2 ³5 20³ B1
A3 ³6 74 19³ B2
A4 ³7 653 18³ B3
A5 ³8 17³ B4
A6 ³9 16³ B5
A7 ³10 15³ B6
A8 ³11 14³ B7
GND ³12 13³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74654
8-bit 3-state/open-collector noninverting registered transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CAB ³1 ÀÄÄÙ 24³ VCC
SAB ³2 23³ CBA
GAB ³3 22³ SBA
A1 ³4 21³ /GBA
A2 ³5 20³ B1
A3 ³6 74 19³ B2
A4 ³7 654 18³ B3
A5 ³8 17³ B4
A6 ³9 16³ B5
A7 ³10 15³ B6
A8 ³11 14³ B7
GND ³12 13³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74657
8-bit 3-state noninverting bus transceiver with parity generator/checker.
Enable and direction pins control output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿
DIR ³1 ÀÄÄÙ 24³ /OE
A1 ³2 23³ B1
A2 ³3 22³ B2
A3 ³4 21³ B3
A4 ³5 20³ B4
A5 ³6 74 19³ GND
VCC ³7 657 18³ GND
A6 ³8 17³ B5
A7 ³9 16³ B6
A8 ³10 15³ B7
O//E ³11 14³ B8
/ERROR ³12 13³ PAR
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74666
8-bit 3-state transparent latch with readback, set and reset.
(The Number of the Beast).
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OERB ³1 ÀÄÄÙ 24³ VCC
/OE1 ³2 23³ /OE2
D1 ³3 22³ Q1
D2 ³4 21³ Q2
D3 ³5 20³ Q3
D4 ³6 74 19³ Q4
D5 ³7 666 18³ Q5
D6 ³8 17³ Q6
D7 ³9 16³ Q7
D8 ³10 15³ Q8
/RST ³11 14³ /SET
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74669
4-bit synchronous binary up/down counter with load and ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
U//D ³1 ÀÄÄÙ 16³ VCC
CLK ³2 15³ /RCO
P0 ³3 14³ Q0
P1 ³4 74 13³ Q1
P2 ³5 169 12³ Q2
P3 ³6 11³ Q3
/ENP ³7 10³ /ENT
GND ³8 9³ /LOAD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74670
4x4-bit 3-state dual-port register file.
ÚÄÄÄÂÄÄÂÄÄÄ¿
D2 ³1 ÀÄÄÙ 16³ VCC
D3 ³2 15³ D1
D4 ³3 14³ WA0
RA1 ³4 74 13³ WA1
RA0 ³5 670 12³ /WR
Q4 ³6 11³ /RD
Q3 ³7 10³ Q1
GND ³8 9³ Q2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74673
16-bit serial-in parallel-out shift register with output storage registers
and asynchronous reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/CS ³1 ÀÄÄÙ 24³ VCC
SCLK ³2 23³ Y15
R//W ³3 22³ Y14
/STCL ³4 21³ Y13
M/SCL ³5 20³ Y12
S/Q15 ³6 74 19³ Y11
Y0 ³7 673 18³ Y10
Y1 ³8 17³ Y9
Y2 ³9 16³ Y8
Y3 ³10 15³ Y7
Y4 ³11 14³ Y6
GND ³12 13³ Y5
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74674
16-bit parallel-in serial-out shift register.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/CS ³1 ÀÄÄÙ 24³ VCC
SCLK ³2 23³ Y15
R//W ³3 22³ Y14
³4 21³ Y13
MODE ³5 20³ Y12
S/Q15 ³6 74 19³ Y11
Y0 ³7 673 18³ Y10
Y1 ³8 17³ Y9
Y2 ³9 16³ Y8
Y3 ³10 15³ Y7
Y4 ³11 14³ Y6
GND ³12 13³ Y5
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74677
16-bit inverting address comparator with enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A1 ³1 ÀÄÄÙ 24³ VCC
A2 ³2 23³ /EN
A3 ³3 22³ Y
A4 ³4 21³ P3
A5 ³5 20³ P2
A6 ³6 74 19³ P1
A7 ³7 677 18³ P0
A8 ³8 17³ A16
A9 ³9 16³ A15
A10 ³10 15³ A14
A11 ³11 14³ A13
GND ³12 13³ A12
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74682
8-bit inverting magnitude comparator with integrated 100kê pull-up resistors.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/A>B ³1 ÀÄÄÙ 20³ VCC
A0 ³2 19³ A=B
B0 ³3 18³ B7
A1 ³4 17³ A7
B1 ³5 74 16³ B6
A2 ³6 682 15³ A6
B2 ³7 14³ B5
A3 ³8 13³ A5
B3 ³9 12³ B4
GND ³10 11³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74684
8-bit inverting magnitude comparator.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/A>B ³1 ÀÄÄÙ 20³ VCC
A0 ³2 19³ A=B
B0 ³3 18³ B7
A1 ³4 17³ A7
B1 ³5 74 16³ B6
A2 ³6 684 15³ A6
B2 ³7 14³ B5
A3 ³8 13³ A5
B3 ³9 12³ B4
GND ³10 11³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74686
8-bit inverting magnitude comparator with enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/A>B ³1 ÀÄÄÙ 24³ VCC
/EN1 ³2 23³ /EN2
A0 ³3 22³ /A=B
B0 ³4 21³ B7
A1 ³5 20³ A7
B1 ³6 74 19³
³7 686 18³ B6
A2 ³8 17³ A6
B2 ³9 16³ B5
A3 ³10 15³ A5
B3 ³11 14³ B4
GND ³12 13³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74687
8-bit open-collector inverting magnitude comparator with enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/A>B ³1 ÀÄÄÙ 24³ VCC
/EN1 ³2 23³ /EN2
A0 ³3 22³ /A=B
B0 ³4 21³ B7
A1 ³5 20³ A7
B1 ³6 74 19³
³7 687 18³ B6
A2 ³8 17³ A6
B2 ³9 16³ B5
A3 ³10 15³ A5
B3 ³11 14³ B4
GND ³12 13³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74688
8-bit inverting identity comparator with enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/EN ³1 ÀÄÄÙ 20³ VCC
A0 ³2 19³ A=B
B0 ³3 18³ B7
A1 ³4 17³ A7
B1 ³5 74 16³ B6
A2 ³6 688 15³ A6
B2 ³7 14³ B5
A3 ³8 13³ A5
B3 ³9 12³ B4
GND ³10 11³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74689
8-bit open-collector inverting identity comparator with enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/EN ³1 ÀÄÄÙ 20³ VCC
A0 ³2 19³ A=B
B0 ³3 18³ B7
A1 ³4 17³ A7
B1 ³5 74 16³ B6
A2 ³6 689 15³ A6
B2 ³7 14³ B5
A3 ³8 13³ A5
B3 ³9 12³ B4
GND ³10 11³ A4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74691
4-bit 3-state synchronous binary counter with output registers, asynchronous
reset and ripple carry output. Multiplexed register/counter outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/CRST ³1 ÀÄÄÙ 20³ VCC
CCLK ³2 19³ RCO
P0 ³3 18³ Q0
P1 ³4 17³ Q1
P2 ³5 74 16³ Q2
P3 ³6 691 15³ Q3
ENP ³7 14³ ENT
/RRST ³8 13³ /LOAD
RCLK ³9 12³ /OE
GND ³10 11³ R//C
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74697
4-bit 3-state synchronous binary up/down counter with output registers,
asynchronous reset and ripple carry output. Multiplexed register/counter
outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
U//D ³1 ÀÄÄÙ 20³ VCC
CCLK ³2 19³ RCO
P0 ³3 18³ Q0
P1 ³4 17³ Q1
P2 ³5 74 16³ Q2
P3 ³6 697 15³ Q3
ENP ³7 14³ ENT
/CRST ³8 13³ /LOAD
RCLK ³9 12³ /OE
GND ³10 11³ R//C
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74699
4-bit 3-state synchronous binary up/down counter with output registers,
reset and ripple carry output. Multiplexed register/counter
outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
U//D ³1 ÀÄÄÙ 20³ VCC
CCLK ³2 19³ RCO
P0 ³3 18³ Q0
P1 ³4 17³ Q1
P2 ³5 74 16³ Q2
P3 ³6 699 15³ Q3
ENP ³7 14³ ENT
/CRST ³8 13³ /LOAD
RCLK ³9 12³ /OE
GND ³10 11³ R//C
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
747001
Quad 2-input AND gates with schmitt-trigger inputs.
0.8V typical input hysteresis at VCC=+5V.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = AB
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 747 12³ 4A ³ 0 ³ 0 º 0 ³
2A ³4 001 11³ 4Y ³ 0 ³ 1 º 0 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 0 ³
2Y ³6 9³ 3A ³ 1 ³ 1 º 1 ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7472
J-K flip-flop with triple ANDed J an K inputs, set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 14³ VCC ³J1úJ2úJ3³K1úK2úK3³CLK³/SET³/RSTº Q ³/Q ³
/RST ³2 13³ /SET ÆÍÍÍÍÍÍÍÍØÍÍÍÍÍÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
J1 ³3 12³ CLK ³ X ³ X ³ X ³ 0 ³ 0 º ? ³ ? ³
J2 ³4 7472 11³ K3 ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
J3 ³5 10³ K2 ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
/Q ³6 9³ K1 ³ 0 ³ 0 ³ / ³ 1 ³ 1 º - ³ - ³
GND ³7 8³ Q ³ 0 ³ 1 ³ / ³ 1 ³ 1 º 0 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ / ³ 1 ³ 1 º 1 ³ 0 ³
³ 1 ³ 1 ³ / ³ 1 ³ 1 º/Q ³ Q ³
³ X ³ X ³!/ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
747266
Quad 2-input XNOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = A$B
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 747 12³ 4A ³ 0 ³ 0 º 1 ³
2A ³4 266 11³ /4Y ³ 0 ³ 1 º 0 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 0 ³
/2Y ³6 9³ 3A ³ 1 ³ 1 º 1 ³
GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7473
Dual negative-edge-triggered J-K flip-flop with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/1CLK ³1 ÀÄÄÙ 14³ 1J ³ J ³ K ³/CLK³/RSTº Q ³/Q ³
/1RST ³2 13³ /1Q ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
1K ³3 12³ 1Q ³ X ³ X ³ X ³ 0 º 0 ³ 1 ³
VCC ³4 7473 11³ GND ³ 0 ³ 0 ³ \ ³ 1 º - ³ - ³
/2CLK ³5 10³ 2K ³ 0 ³ 1 ³ \ ³ 1 º 0 ³ 1 ³
/2RST ³6 9³ 2Q ³ 1 ³ 0 ³ \ ³ 1 º 1 ³ 0 ³
2J ³7 8³ /2Q ³ 1 ³ 1 ³ \ ³ 1 º/Q ³ Q ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³ X ³ !\ ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
7474
Dual D flip-flop with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/1RST ³1 ÀÄÄÙ 14³ VCC ³ D ³CLK³/SET³/RSTº Q ³/Q ³
1D ³2 13³ /2RST ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
1CLK ³3 12³ 2D ³ X ³ X ³ 0 ³ 0 º 1 ³ 1 ³
/1SET ³4 7474 11³ 2CLK ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
1Q ³5 10³ /2SET ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
/1Q ³6 9³ 2Q ³ 0 ³ / ³ 1 ³ 1 º 0 ³ 1 ³
GND ³7 8³ /2Q ³ 1 ³ / ³ 1 ³ 1 º 1 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³!/ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
7475
Dual 2-bit transparent latches with complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1Q1 ³1 ÀÄÄÙ 16³ 1Q1
1D1 ³2 15³ 1Q2
1D2 ³3 14³ /1Q2
2LE ³4 13³ 1LE
VCC ³5 7475 12³ GND
2D1 ³6 11³ /2Q1
2D2 ³7 10³ 2Q1
/2Q2 ³8 9³ 2Q2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74756
Dual 4-bit open-collector inverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 20³ VCC
1A1 ³2 19³ /2OE
/2Y4 ³3 18³ /1Y1
1A2 ³4 17³ 2A4
/2Y3 ³5 74 16³ /1Y2
1A3 ³6 756 15³ 2A3
/2Y2 ³7 14³ /1Y3
1A4 ³8 13³ 2A2
/2Y1 ³9 12³ /1Y4
GND ³10 11³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74757
Dual 4-bit open-collector noninverting buffer/line driver.
One active low, one active high output enable.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 20³ VCC
1A4 ³2 19³ 2OE
2Y1 ³3 18³ 1Y1
1A3 ³4 17³ 2A4
2Y2 ³5 74 16³ 1Y2
1A2 ³6 757 15³ 2A3
2Y3 ³7 14³ 1Y3
1A1 ³8 13³ 2A2
2Y4 ³9 12³ 1Y4
GND ³10 11³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74758
4-bit open-collector inverting bus transceiver.
Two enable pins control output enables, one active high and one active low.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/GAB ³1 ÀÄÄÙ 14³ VCC
³2 13³ GBA
A1 ³3 74 12³
A2 ³4 758 11³ B1
A3 ³5 10³ B2
A4 ³6 9³ B3
GND ³7 8³ B4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7476
Dual J-K flip-flops with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
1CLK ³1 ÀÄÄÙ 16³ 1K ³ J ³ K ³CLK³/SET³/RSTº Q ³/Q ³
/1SET ³2 15³ 1Q ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
/1RST ³3 14³ /1Q ³ X ³ X ³ X ³ 0 ³ 0 º 0 ³ 0 ³
1J ³4 13³ GND ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
VCC ³5 7476 12³ K ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
2CLK ³6 11³ 2Q ³ 0 ³ 0 ³ / ³ 1 ³ 1 º - ³ - ³
/2SET ³7 10³ /2Q ³ 0 ³ 1 ³ / ³ 1 ³ 1 º 0 ³ 1 ³
/2RST ³8 9³ 2J ³ 1 ³ 0 ³ / ³ 1 ³ 1 º 1 ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 1 ³ / ³ 1 ³ 1 º/Q ³ Q ³
³ X ³ X ³!/ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
74760
Dual 4-bit open-collector noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1OE ³1 ÀÄÄÙ 20³ VCC
1A1 ³2 19³ /2OE
2Y4 ³3 18³ 1Y1
1A2 ³4 17³ 2A4
2Y3 ³5 74 16³ 1Y2
1A3 ³6 760 15³ 2A3
2Y2 ³7 14³ 1Y3
1A4 ³8 13³ 2A2
2Y1 ³9 12³ 1Y4
GND ³10 11³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7478
Dual negative-edge-triggered J-K flip-flops with common clock, set and
common reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿
/CLK ³1 ÀÄÄÙ 14³ 1K ³ J ³ K ³/CLK³/SET³/RSTº Q ³/Q ³
/1SET ³2 13³ 1Q ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵
1J ³3 12³ /1Q ³ X ³ X ³ X ³ 0 ³ 0 º ? ³ ? ³
VCC ³4 7478 11³ GND ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³
/RST ³5 10³ 2J ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³
/2SET ³6 9³ /2Q ³ 0 ³ 0 ³ \ ³ 1 ³ 1 º - ³ - ³
2K ³7 8³ 2Q ³ 0 ³ 1 ³ \ ³ 1 ³ 1 º 0 ³ 1 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ \ ³ 1 ³ 1 º 1 ³ 0 ³
³ 1 ³ 1 ³ \ ³ 1 ³ 1 º/Q ³ Q ³
³ X ³ X ³ !\ ³ 1 ³ 1 º - ³ - ³
ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ
#
748003
Dual 2-input NAND gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ __
1A ³1 ÀÄÄÙ 8³ VCC /Y = AB
1B ³2 748 7³ 2B
/1Y ³3 003 6³ 2A
GND ³4 5³ /2Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74804
Hex 2-input NAND gates/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __
1A ³1 ÀÄÄÙ 20³ VCC ³ A ³ B º/Y ³ /Y = AB
1B ³2 19³ 6B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 18³ 6A ³ 0 ³ 0 º 1 ³
2A ³4 17³ /6Y ³ 0 ³ 1 º 1 ³
2B ³5 74 16³ 5B ³ 1 ³ 0 º 1 ³
/2Y ³6 804 15³ 5A ³ 1 ³ 1 º 0 ³
3A ³7 14³ /5Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
3B ³8 13³ 4B
/3Y ³9 12³ 4A
GND ³10 11³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74805
Hex 2-input NOR gates/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___
1A ³1 ÀÄÄÙ 20³ VCC ³ A ³ B º/Y ³ /Y = A+B
1B ³2 19³ 6B ÆÍÍÍØÍÍÍÎÍÍ͵
/1Y ³3 18³ 6A ³ 0 ³ 0 º 1 ³
2A ³4 17³ /6Y ³ 0 ³ 1 º 0 ³
2B ³5 74 16³ 5B ³ 1 ³ 0 º 0 ³
/2Y ³6 805 15³ 5A ³ 1 ³ 1 º 0 ³
3A ³7 14³ /5Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
3B ³8 13³ 4B
/3Y ³9 12³ 4A
GND ³10 11³ /4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74808
Hex 2-input AND gates/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 20³ VCC ³ A ³ B º Y ³ Y = AB
1B ³2 19³ 6B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 18³ 6A ³ 0 ³ 0 º 0 ³
2A ³4 17³ 6Y ³ 0 ³ 1 º 0 ³
2B ³5 74 16³ 5B ³ 1 ³ 0 º 0 ³
2Y ³6 808 15³ 5A ³ 1 ³ 1 º 1 ³
3A ³7 14³ 5Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
3B ³8 13³ 4B
3Y ³9 12³ 4A
GND ³10 11³ 4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74821
10-bit 3-state D flip-flop/bus driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC ³/OE³CLK³ D º Q ³
D1 ³2 23³ Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 22³ Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 21³ Q3 ³ 0 ³ / ³ 0 º 0 ³
D4 ³5 20³ Q4 ³ 0 ³ / ³ 1 º 1 ³
D5 ³6 74 19³ Q5 ³ 0 ³!/ ³ X º - ³
D6 ³7 821 18³ Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 17³ Q7
D8 ³9 16³ Q8
D9 ³10 15³ Q9
D10 ³11 14³ Q10
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74822
10-bit 3-state inverting D flip-flop/bus driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC ³/OE³CLK³ D º/Q ³
D1 ³2 23³ /Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 22³ /Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 21³ /Q3 ³ 0 ³ / ³ 0 º 1 ³
D4 ³5 20³ /Q4 ³ 0 ³ / ³ 1 º 0 ³
D5 ³6 74 19³ /Q5 ³ 0 ³!/ ³ X º - ³
D6 ³7 822 18³ /Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 17³ /Q7
D8 ³9 16³ /Q8
D9 ³10 15³ /Q9
D10 ³11 14³ /Q10
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74823
9-bit 3-state D flip-flop/bus driver with clock enable and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC
D1 ³2 23³ Q1
D2 ³3 22³ Q2
D3 ³4 21³ Q3
D4 ³5 20³ Q4
D5 ³6 74 19³ Q5
D6 ³7 823 18³ Q6
D7 ³8 17³ Q7
D8 ³9 16³ Q8
D9 ³10 15³ Q9
/RST ³11 14³ /CLKEN
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74825
8-bit 3-state D flip-flop/bus driver with three output enables, clock enable
and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
/OE2 ³2 23³ /OE3
D1 ³3 22³ Q1
D2 ³4 21³ Q2
D3 ³5 20³ Q3
D4 ³6 74 19³ Q4
D5 ³7 825 18³ Q5
D6 ³8 17³ Q6
D7 ³9 16³ Q7
D8 ³10 15³ Q8
/RST ³11 14³ /CLKEN
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74827
10-bit 3-state noninverting buffer/line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ Y1
A2 ³3 22³ Y2
A3 ³4 21³ Y3
A4 ³5 20³ Y4
A5 ³6 742 19³ Y5
A6 ³7 827 18³ Y6
A7 ³8 17³ Y7
A8 ³9 16³ Y8
A9 ³10 15³ Y9
A10 ³11 14³ Y10
GND ³12 13³ /OE2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7483
4-bit binary full adder with fast carry.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A4 ³1 ÀÄÄÙ 16³ B4 ä=A+B+CIN
ä3 ³2 15³ ä4
A3 ³3 14³ COUT
B3 ³4 13³ CIN
VCC ³5 7483 12³ GND
ä2 ³6 11³ B1
B2 ³7 10³ A1
A2 ³8 9³ ä1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74832
Hex 2-input OR gates/line drivers.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿
1A ³1 ÀÄÄÙ 20³ VCC ³ A ³ B º Y ³ Y = A+B
1B ³2 19³ 6B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 18³ 6A ³ 0 ³ 0 º 0 ³
2A ³4 17³ 6Y ³ 0 ³ 1 º 1 ³
2B ³5 74 16³ 5B ³ 1 ³ 0 º 1 ³
2Y ³6 832 15³ 5A ³ 1 ³ 1 º 1 ³
3A ³7 14³ 5Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
3B ³8 13³ 4B
3Y ³9 12³ 4A
GND ³10 11³ 4Y
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74833
8-bit 3-state noninverting bus transceiver with parity generator/checker
and parity register.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OEA ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ B1
A2 ³3 22³ B2
A3 ³4 21³ B3
A4 ³5 20³ B4
A5 ³6 74 19³ B5
A6 ³7 833 18³ B6
A7 ³8 17³ B7
A8 ³9 16³ B8
/ERROR ³10 15³ PAR
/CLR ³11 14³ /OEB
GND ³12 13³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74841
10-bit 3-state transparent latch/bus driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC ³/OE³ LE³ D º Q ³
D1 ³2 23³ Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 22³ Q2 ³ 1 ³ X ³ X º Z ³
D3 ³4 21³ Q3 ³ 0 ³ 0 ³ X º - ³
D4 ³5 20³ Q4 ³ 0 ³ 1 ³ 0 º 0 ³
D5 ³6 74 19³ Q5 ³ 0 ³ 1 ³ 1 º 1 ³
D6 ³7 841 18³ Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D7 ³8 17³ Q7
D8 ³9 16³ Q8
D9 ³10 15³ Q9
D10 ³11 14³ Q10
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74843
9-bit 3-state transparent latch/bus driver with set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/OE ³1 ÀÄÄÙ 24³ VCC ³/RST³/SET³/OE³ LE³ D º Q ³
D1 ³2 23³ Q1 ÆÍÍÍÍØÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
D2 ³3 22³ Q2 ³ 0 ³ 1 ³ 0 ³ X ³ X º 0 ³
D3 ³4 21³ Q3 ³ 1 ³ 0 ³ 0 ³ X ³ X º 0 ³
D4 ³5 20³ Q4 ³ X ³ X ³ 1 ³ X ³ X º Z ³
D5 ³6 74 19³ Q5 ³ 1 ³ 1 ³ 0 ³ 0 ³ X º - ³
D6 ³7 843 18³ Q6 ³ 1 ³ 1 ³ 0 ³ 1 ³ 0 º 0 ³
D7 ³8 17³ Q7 ³ 1 ³ 1 ³ 0 ³ 1 ³ 1 º 1 ³
D8 ³9 16³ Q8 ÀÄÄÄÄÁÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
D9 ³10 15³ Q9
/RST ³11 14³ /SET
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74845
8-bit 3-state transparent latch/bus driver with three output enables,
set and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OE1 ³1 ÀÄÄÙ 24³ VCC
/OE2 ³2 23³ /OE3
D1 ³3 22³ Q1
D2 ³4 21³ Q2
D3 ³5 20³ Q3
D4 ³6 74 19³ Q4
D5 ³7 845 18³ Q5
D6 ³8 17³ Q6
D7 ³9 16³ Q7
D8 ³10 15³ Q8
/RST ³11 14³ /SET
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7485
4-bit noninverting magnitude comparator with cascade inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B3 ³1 ÀÄÄÙ 16³ VCC
IA<B ³2 15³ A3
IA=B ³3 14³ B2
IA>B ³4 13³ A2
OA>B ³5 7485 12³ A1
OA=B ³6 11³ B1
OA<B ³7 10³ A0
GND ³8 9³ B0
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74857
12-to-6 line inverting/noninverting data selector/multiplexer with masking
and zero detect.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 24³ VCC
1A0 ³2 23³ S1
1A1 ³3 22³ 6A0
1Y ³4 21³ 6A1
2A0 ³5 20³ 6Y
2A1 ³6 74 19³ 5A0
2Y ³7 857 18³ 5A1
3A0 ³8 17³ 5Y
3A1 ³9 16³ 4A0
3Y ³10 15³ 4A1
ZD ³11 14³ 4Y
GND ³12 13³ COMP
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7486
Quad 2-input XOR gates.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _ _
1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = A$B = (AúB)+(AúB)
1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵
1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³
2A ³4 7486 11³ 4Y ³ 0 ³ 1 º 1 ³
2B ³5 10³ 3B ³ 1 ³ 0 º 1 ³
2Y ³6 9³ 3A ³ 1 ³ 1 º 0 ³
GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74861
10-bit 3-state noninverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/GBA ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ B1
A2 ³3 22³ B2
A3 ³4 21³ B3
A4 ³5 20³ B4
A5 ³6 74 19³ B5
A6 ³7 861 18³ B6
A7 ³8 17³ B7
A8 ³9 16³ B8
A9 ³10 15³ B9
A10 ³11 14³ B10
GND ³12 13³ /GAB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74863
9-bit 3-state noninverting bus transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/GBA1 ³1 ÀÄÄÙ 24³ VCC
A1 ³2 23³ B1
A2 ³3 22³ B2
A3 ³4 21³ B3
A4 ³5 20³ B4
A5 ³6 74 19³ B5
A6 ³7 863 18³ B6
A7 ³8 17³ B7
A8 ³9 16³ B8
A9 ³10 15³ B9
/GBA2 ³11 14³ /GAB2
GND ³12 13³ /GAB1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74867
8-bit synchronous binary up/down counter with load, asynchronous reset and
ripple carry output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 24³ VCC
S1 ³2 23³ /ENP
P0 ³3 22³ Q0
P1 ³4 21³ Q1
P2 ³5 20³ Q2
P3 ³6 74 19³ Q3
P4 ³7 867 18³ Q4
P5 ³8 17³ Q5
P6 ³9 16³ Q6
P7 ³10 15³ Q7
/ENT ³11 14³ CLK
GND ³12 13³ /RCO
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74869
8-bit synchronous binary up/down counter with load, reset and ripple carry
output.
ÚÄÄÄÂÄÄÂÄÄÄ¿
S0 ³1 ÀÄÄÙ 24³ VCC
S1 ³2 23³ /ENP
P0 ³3 22³ Q0
P1 ³4 21³ Q1
P2 ³5 20³ Q2
P3 ³6 74 19³ Q3
P4 ³7 869 18³ Q4
P5 ³8 17³ Q5
P6 ³9 16³ Q6
P7 ³10 15³ Q7
/ENT ³11 14³ CLK
GND ³12 13³ /RCO
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74873
Dual 4-bit 3-state transparent latch with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/1RST ³1 ÀÄÄÙ 24³ VCC
/1OE ³2 23³ 1LE
1D1 ³3 22³ 1Q1
1D2 ³4 21³ 1Q2
1D3 ³5 20³ 1Q3
1D4 ³6 74 19³ 1Q4
2D1 ³7 873 18³ 2Q1
2D2 ³8 17³ 2Q2
2D3 ³9 16³ 2Q3
2D4 ³10 15³ 2Q4
/2OE ³11 14³ 2LE
GND ³12 13³ /2RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74874
Dual 4-bit 3-state D flip-flops with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/1RST ³1 ÀÄÄÙ 24³ VCC ³/RST³/OE³CLK³ D º Q ³
/1OE ³2 23³ 1CLK ÆÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1D1 ³3 22³ 1Q1 ³ 0 ³ 1 ³ X ³ X º Z ³
1D2 ³4 21³ 1Q2 ³ X ³ 0 ³ X ³ X º 0 ³
1D3 ³5 20³ 1Q3 ³ 1 ³ 0 ³ / ³ 0 º 0 ³
1D4 ³6 74 19³ 1Q4 ³ 1 ³ 0 ³ / ³ 1 º 1 ³
2D1 ³7 874 18³ 2Q1 ³ 1 ³ 0 ³!/ ³ X º - ³
2D2 ³8 17³ 2Q2 ÀÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
2D3 ³9 16³ 2Q3
2D4 ³10 15³ 2Q4
/2OE ³11 14³ 2CLK
GND ³12 13³ /2RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74878
Dual 4-bit 3-state D flip-flops with reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
/1RST ³1 ÀÄÄÙ 24³ VCC ³/RST³/OE³CLK³ D º Q ³
/1OE ³2 23³ 1CLK ÆÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
1D1 ³3 22³ 1Q1 ³ 0 ³ 1 ³ X ³ X º Z ³
1D2 ³4 21³ 1Q2 ³ X ³ 0 ³ X ³ X º 0 ³
1D3 ³5 20³ 1Q3 ³ 1 ³ 0 ³ / ³ 0 º 0 ³
1D4 ³6 74 19³ 1Q4 ³ 1 ³ 0 ³ / ³ 1 º 1 ³
2D1 ³7 878 18³ 2Q1 ³ 1 ³ 0 ³!/ ³ X º - ³
2D2 ³8 17³ 2Q2 ÀÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
2D3 ³9 16³ 2Q3
2D4 ³10 15³ 2Q4
/2OE ³11 14³ 2CLK
GND ³12 13³ /2RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74881
4-bit 16-function arithmetic logic unit (ALU)
ÚÄÄÄÂÄÄÂÄÄÄ¿
/B0 ³1 ÀÄÄÙ 24³ VCC
/A0 ³2 23³ /A1
S3 ³3 22³ /B1
S2 ³4 21³ /A2
S1 ³5 20³ /B2
S0 ³6 74 19³ /A3
CIN ³7 881 18³ /B3
M ³8 17³ /G
/F0 ³9 16³ COUT
/F1 ³10 15³ /P
/F2 ³11 14³ A=B
GND ³12 13³ /F3
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74885
8-bit noninverting magnitude comparator with cascade inputs and latchable
A inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
L+/A ³1 ÀÄÄÙ 24³ VCC
IA<B ³2 23³ ALE
IA>B ³3 22³ A7
B7 ³4 21³ A6
B6 ³5 20³ A5
B5 ³6 74 19³ A4
B4 ³7 885 18³ A3
B3 ³8 17³ A2
B2 ³9 16³ A1
B1 ³10 15³ A0
B0 ³11 14³ OA<B
GND ³12 13³ OA>B
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74899
8-bit 3-state noninverting latchable bus transceiver with parity
generator/checker and independent latch-enable inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
O//E ³1 ÀÄÄÙ 28³ VCC
/ERRA ³2 27³ /OEAB
LEAB ³3 26³ B1
A1 ³4 25³ B2
A2 ³5 24³ B3
A3 ³6 23³ B4
A4 ³7 74 22³ B5
A5 ³8 899 21³ B6
A6 ³9 20³ B7
A7 ³10 19³ B8
A8 ³11 18³ BPAR
APAR ³12 17³ LEBA
/OEBA ³13 16³ /SEL
GND ³14 15³ /ERRB
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7490
4-bit asynchronous decade counter with /2 and /5 sections, set(9) and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/CLK1 ³1 ÀÄÄÙ 14³ /CLK0
RST1 ³2 13³
RST2 ³3 12³ Q0
³4 7490 11³ Q3
VCC ³5 10³ GND
SET1 ³6 9³ Q1
SET2 ³7 8³ Q2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7491
8-bit serial-in serial-out shift register with gated serial inputs and
complementary outputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 14³ /QH
³2 13³ QH
³3 12³ A
³4 7491 11³ B
VCC ³5 10³ GND
³6 9³ CLK
³7 8³
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7492
4-bit asynchronous divide-by-twelve counter with /2 and /6 sections and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/CLK1 ³1 ÀÄÄÙ 14³ /CLK0
³2 13³
³3 12³ Q0
³4 7492 11³ Q3
VCC ³5 10³ GND
RST1 ³6 9³ Q1
RST2 ³7 8³ Q2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7493
4-bit asynchronous binary counter with /2 and /8 sections and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/CLK1 ³1 ÀÄÄÙ 14³ /CLK0
RST1 ³2 13³
RST2 ³3 12³ Q0
³4 7493 11³ Q3
VCC ³5 10³ GND
³6 9³ Q1
³7 8³ Q2
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7495
4-bit shift register with separate shift and parallel-load clocks.
ÚÄÄÄÂÄÄÂÄÄÄ¿
SA ³1 ÀÄÄÙ 14³ VCC
A ³2 13³ QA
B ³3 12³ QB
C ³4 7495 11³ QC
D ³5 10³ QD
L//SH ³6 9³ SHCLK
GND ³7 8³ LDCLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74956
8-bit 3-state noninverting latched transceiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿
LEAB ³1 ÀÄÄÙ 24³ VCC
SAB ³2 23³ LEBA
DIR ³3 22³ SBA
A1 ³4 21³ /OE
A2 ³5 20³ B1
A3 ³6 74 19³ B2
A4 ³7 956 18³ B3
A5 ³8 17³ B4
A6 ³9 16³ B5
A7 ³10 15³ B6
A8 ³11 14³ B7
GND ³12 13³ B8
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7496
5-bit shift register with asynchronous reset and load.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CLK ³1 ÀÄÄÙ 16³ /RST
A ³2 15³ QA
B ³3 14³ QB
C ³4 13³ QC
VCC ³5 7496 12³ GND
D ³6 11³ QD
E ³7 10³ QE
PE ³8 9³ SA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
7497
6-bit synchronous binary rate multiplier.
Can perform fixed-rate or variable-rate frequency division.
Output frequency is equal to input frequency multiplied by the rate input M
and divided by 64.
ÚÄÄÄÂÄÄÂÄÄÄ¿
B1 ³1 ÀÄÄÙ 16³ VCC
B4 ³2 15³ B3
B5 ³3 14³ B2
B0 ³4 13³ RST
Z ³5 7497 12³ U/CAS
Y ³6 11³ ENin
ENout ³7 10³ STRB
GND ³8 9³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74990
8-bit transparent latch with readback.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OERB ³1 ÀÄÄÙ 20³ VCC
D1 ³2 19³ Q1
D2 ³3 18³ Q2
D3 ³4 17³ Q3
D4 ³5 74 16³ Q4
D5 ³6 990 15³ Q5
D6 ³7 14³ Q6
D7 ³8 13³ Q7
D8 ³9 12³ Q8
GND ³10 11³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74992
9-bit 3-state transparent latch with readback and reset.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OERB ³1 ÀÄÄÙ 24³ VCC
D1 ³2 23³ Q1
D2 ³3 22³ Q2
D3 ³4 21³ Q3
D4 ³5 20³ Q4
D5 ³6 74 19³ Q5
D6 ³7 992 18³ Q6
D7 ³8 17³ Q7
D8 ³9 16³ Q8
D9 ³10 15³ Q9
/RST ³11 14³ /OE
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
74994
10-bit transparent latch with readback.
ÚÄÄÄÂÄÄÂÄÄÄ¿
/OERB ³1 ÀÄÄÙ 24³ VCC
D1 ³2 23³ Q1
D2 ³3 22³ Q2
D3 ³4 21³ Q3
D4 ³5 20³ Q4
D5 ³6 74 19³ Q5
D6 ³7 994 18³ Q6
D7 ³8 17³ Q7
D8 ³9 16³ Q8
D9 ³10 15³ Q9
D10 ³11 14³ Q10
GND ³12 13³ LE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
75173, LTC488
Quad RS485 line receiver.
Note the unusual ORed output enables.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿
B1 ³1 ÀÄÄÙ 16³ VCC ³ A-B ³ OE³/OEº Y ³
A1 ³2 15³ B4 ÆÍÍÍÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵
Y1 ³3 14³ A4 ³>+200mV³ 1 ³ X º 1 ³
OE ³4 13³ Y4 ³>+200mV³ X ³ 0 º 1 ³
Y2 ³5 75173 12³ /OE ³<-200mV³ 1 ³ X º 0 ³
A2 ³6 11³ Y3 ³<-200mV³ X ³ 0 º 0 ³
B2 ³7 10³ A3 ³ X ³ 0 ³ 1 º Z ³
GND ³8 9³ B3 ÀÄÄÄÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
75174, LTC485
Quad RS485 line driver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
1A1 ³1 ÀÄÄÙ 16³ VCC ³ A ³ ENº Y ³/Y ³
1Y1 ³2 15³ 2A2 ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
/1Y1 ³3 14³ 2Y2 ³ 0 ³ 1 º 0 ³ 1 ³
1EN ³4 13³ /2Y2 ³ 1 ³ 1 º 1 ³ 0 ³
/1Y2 ³5 75174 12³ 2EN ³ X ³ 0 º Z ³ Z ³
1Y2 ³6 11³ /2Y1 ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
1A2 ³7 10³ 2Y1
GND ³8 9³ 2A1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
75175, LTC489
Quad RS485 line receiver.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÂÄÄÄÒÄÄÄ¿
1B1 ³1 ÀÄÄÙ 16³ VCC ³ A-B ³ OEº Y ³
1A1 ³2 15³ 2B2 ÆÍÍÍÍÍÍÍØÍÍÍÎÍÍ͵
1Y1 ³3 14³ 2A2 ³>+200mV³ 1 º 1 ³
1OE ³4 13³ 2Y2 ³<-200mV³ 1 º 0 ³
1Y2 ³5 75175 12³ 2OE ³ X ³ 0 º Z ³
1A2 ³6 11³ 2Y1 ÀÄÄÄÄÄÄÄÁÄÄÄÐÄÄÄÙ
1B2 ³7 10³ 2A1
GND ³8 9³ 2B1
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
75176, LTC485
RS485 line transceiver.
Receiver: Transmitter:
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÂÄÄÄÒÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿
Y ³1 ÀÄÄÙ 8³ VCC ³ A-B ³/OEº Y ³ ³ D ³DENº A ³ B ³
/OE ³2 7³ B ÆÍÍÍÍÍÍÍØÍÍÍÎÍÍ͵ ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵
DEN ³3 75176 6³ A ³>+200mV³ 0 º 1 ³ ³ 0 ³ 1 º 0 ³ 1 ³
D ³4 5³ GND ³<-200mV³ 0 º 0 ³ ³ 1 ³ 1 º 1 ³ 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³ 1 º Z ³ ³ X ³ 0 º Z ³ Z ³
ÀÄÄÄÄÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ
#
765
Floppy disk controller.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
RST ³1 ÀÄÄÙ 40³ VCC
/RD ³2 39³ /RW SEEK
/WR ³3 38³ LCT DIR
/CE ³4 37³ FR STEP
D/S A0 ³5 36³ HDL
D0 ³6 35³ RDY
D1 ³7 34³ WP TS
D2 ³8 33³ FLT TR00
D3 ³9 32³ PS0
D4 ³10 765 31³ PS1
D5 ³11 FDC 30³ WDA
D6 ³12 29³ US0
D7 ³13 28³ US1
DRQ ³14 27³ HD
/DACK ³15 26³ MFM
TC ³16 25³ WE
IDX ³17 24³ VCO SYNC
INT ³18 23³ RDD
CLK ³19 22³ RDW
GND ³20 21³ WCLK
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
78Hxx, 78H05, 78H12, 78H15, 78H24
Fixed voltage 5A positive power supply regulator
Vin must exceed Vout by at least 3V, but may not exceed 40V.
TO 220
ÚÄÄÄ¿2
ÆÍÍ͵
³ ðð³
ÀÂÂÂÙ 1: Vin
³³³ 2: GND
³³³ 3: Vout
1 2 3
#
78Lxx, 78L05, 78L06, 78L07, 78L08, 78L09, 78L10, 78L12, 78L15, 78L24
Fixed voltage 100mA positive power supply regulator.
Vin must exceed Vout by at least 3V, but may not exceed 40V.
TO 92
ÖÄÄÄ·
º ððº
Ó½ 1: Vin
³³³ 2: GND
³³³ 3: Vout
1 2 3
#
78Txx, 78T05, 78T12, 78T15, 78T24
Fixed voltage 3A positive power supply regulator
Vin must exceed Vout by at least 3V, but may not exceed 40V.
TO 220
ÚÄÄÄ¿2
ÆÍÍ͵
³ ðð³
ÀÂÂÂÙ 1: Vin
³³³ 2: GND
³³³ 3: Vout
1 2 3
#
78xx, 7805, 7806, 7807, 7808, 7809, 7810, 7812, 7815, 7824
Fixed voltage 1A positive power supply regulator.
Vin must exceed Vout by at least 3V, but may not exceed 40V.
TO 220
ÚÄÄÄ¿2
ÆÍÍ͵
³ ðð³
ÀÂÂÂÙ 1: Vin
³³³ 2: GND
³³³ 3: Vout
1 2 3
#
79Lxx, 79L05, 79L06, 79L07, 79L08, 79L09, 79L10, 79L12, 79L15, 79L24
Fixed voltage 100mA negative power supply regulator.
Vin must exceed Vout by at least 3V, but may not exceed -40V.
TO 92
ÖÄÄÄ·
º ððº
Ó½ 1: GND
³³³ 2: Vin
³³³ 3: Vout
1 2 3
#
79xx, 7905, 7906, 7907, 7908, 7909, 7910, 7912, 7915, 7924
Fixed voltage 1A negative power supply regulator
Vin must exceed Vout by at least 3V, but may not exceed -40V.
TO 220
ÚÄÄÄ¿2
ÆÍÍ͵
³ ðð³
ÀÂÂÂÙ 1: GND
³³³ 2: Vin
³³³ 3: Vout
1 2 3
#
8048, 8049, 8050, 8748, 8749, 8035, 8039, 8040 (DIP)
Intel 8048-series microcontroller.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
T0 ³1 ÀÄÄÙ 40³ VCC
X1 ³2 39³ T1
X0 ³3 38³ P2.7
/RST ³4 37³ P2.6
/SS ³5 36³ P2.5
/INT ³6 35³ P2.4
EA ³7 34³ P1.7
/RD ³8 33³ P1.6
/PSEN ³9 32³ P1.5
/WR ³10 8048 31³ P1.4
ALE ³11 series 30³ P1.3
DB0 ³12 29³ P1.2
DB1 ³13 28³ P1.1
DB2 ³14 27³ P1.0
DB3 ³15 26³ VCC_RAM VPP
DB4 ³16 25³ PROG
DB5 ³17 24³ P2.3
DB6 ³18 23³ P2.2
DB7 ³19 22³ P2.1
GND ³20 21³ P2.0
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8048, 8049, 8050, 8748, 8749, 8035, 8039, 8040 (PLCC)
Intel 8048-series microcontroller.
PLCC44
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ 7 /INT ³ 18 DB4 ³ 29 VCCRAM VPP ³ 40 P2.5 ³
³ 8 EA ³ 19 DB5 ³ 30 P1.0 ³ 41 P2.6 ³
³ 9 /RD ³ 20 DB6 ³ 31 P1.1 ³ 42 P2.7 ³
³ 10 /PSEN ³ 21 DB7 ³ 32 P1.2 ³ 43 T1 ³
³ 11 /WR ³ 22 GND ³ 33 P1.3 ³ 44 VCC ³
³ 12 ³ 23 ³ 34 ³ 1 ³
³ 13 ALE ³ 24 P2.0 ³ 35 P1.4 ³ 2 T0 ³
³ 14 DB0 ³ 25 P2.1 ³ 36 P1.5 ³ 3 X1 ³
³ 15 DB1 ³ 26 P2.2 ³ 37 P1.6 ³ 4 X0 ³
³ 16 DB2 ³ 27 P2.3 ³ 38 P1.7 ³ 5 /RST ³
³ 17 DB3 ³ 28 PROG ³ 39 P2.4 ³ 6 /SS ³
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8051, 8052, 8054, 8058, 8751, 8752, 8754, 8758, 8031, 8032 (DIP)
Intel 8051-series microcontroller.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
T2 P1.0 ³1 ÀÄÄÙ 40³ VCC
T2EX P1.1 ³2 39³ P0.0 AD0
ECI P1.2 ³3 38³ P0.1 AD1
CEX0 P1.3 ³4 37³ P0.2 AD2
CEX1 P1.4 ³5 36³ P0.3 AD3
CEX2 P1.5 ³6 35³ P0.4 AD4
CEX3 P1.6 ³7 34³ P0.5 AD5
CEX4 P1.7 ³8 33³ P0.6 AD6
RST ³9 32³ P0.7 AD7
RxD P3.0 ³10 8051 31³ /EA VPP
TxD P3.1 ³11 series 30³ ALE /PROG
/INT0 P3.2 ³12 29³ /PSEN
/INT1 P3.3 ³13 28³ P2.7 A15
T0 P3.4 ³14 27³ P2.6 A14
T1 P3.5 ³15 26³ P2.5 A13
/WR P3.6 ³16 25³ P2.4 A12
/RD P3.7 ³17 24³ P2.3 A11
X0 ³18 23³ P2.2 A10
X1 ³19 22³ P2.1 A9
GND ³20 21³ P2.0 A8
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8051, 8052, 8054, 8058, 8751, 8752, 8754, 8758, 8031, 8032 (PLCC)
Intel 8051-series microcontroller.
The 8x54 and 8x58 have an extra GND pin.
PLCC44
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ 7 P1.5 CEX2 ³ 18 P3.6 /WR ³ 29 P2.5 A13 ³ 40 P0.3 AD3 ³
³ 8 P1.6 CEX3 ³ 19 P3.7 /RD ³ 30 P2.6 A14 ³ 41 P0.2 AD2 ³
³ 9 P1.7 CEX4 ³ 20 X0 ³ 31 P2.7 A15 ³ 42 P0.1 AD1 ³
³ 10 RST ³ 21 X1 ³ 32 /PSEN ³ 43 P0.0 AD0 ³
³ 11 P3.0 RxD ³ 22 GND ³ 33 ALE /PROG ³ 44 VCC ³
³ 12 ³ 23 ³ 34 ³ 1 (GND) ³
³ 13 P3.1 TxD ³ 24 P2.0 A8 ³ 35 /EA VPP ³ 2 P1.0 T2 ³
³ 14 P3.2 /INT0 ³ 25 P2.1 A9 ³ 36 P0.7 AD7 ³ 3 P1.1 T2EX ³
³ 15 P3.3 /INT1 ³ 26 P2.2 A10 ³ 37 P0.6 AD6 ³ 4 P1.2 ECI ³
³ 16 P3.4 T0 ³ 27 P2.3 A11 ³ 38 P0.5 AD5 ³ 5 P1.3 CEX0 ³
³ 17 P3.5 T1 ³ 28 P2.4 A12 ³ 39 P0.4 AD4 ³ 6 P1.4 CEX1 ³
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8085
Intel 8085 CPU.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
X1 ³1 ÀÄÄÙ 40³ VCC
X2 ³2 39³ HOLD
RSTOUT ³3 38³ HLDA
SOD ³4 37³ CLK
SID ³5 36³ /RSTIN
TRAP ³6 35³ RDY
RST75 ³7 34³ IO//M
RST65 ³8 33³ S1
RST55 ³9 32³ /RD
INTR ³10 8085 31³ /WR
/INTA ³11 30³ ALE
AD0 ³12 29³ S0
AD1 ³13 28³ A15
AD2 ³14 27³ A14
AD3 ³15 26³ A13
AD4 ³16 25³ A12
AD5 ³17 24³ A11
AD6 ³18 23³ A10
AD7 ³19 22³ A9
GND ³20 21³ A8
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8086
Intel 8086 CPU.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
GND ³1 ÀÄÄÙ 40³ VCC
AD14 ³2 39³ AD15
AD13 ³3 38³ A16 S3
AD12 ³4 37³ A17 S4
AD11 ³5 36³ A18 S5
AD10 ³6 35³ A19 S6
AD9 ³7 34³ /BHE S7
AD8 ³8 33³ MN//MX
AD7 ³9 32³ /RD
AD6 ³10 31³ /RQ//GT0 HOLD
AD5 ³11 8086 30³ /RQ//GT1 HLDA
AD4 ³12 29³ /LOCK /WR
AD3 ³13 28³ /S2 M//IO
AD2 ³14 27³ /S1 DT//R
AD1 ³15 26³ /S0 /DEN
AD0 ³16 25³ QS0 ALE
NMI ³17 24³ QS1 /INTA
INTR ³18 23³ /TEST
CLK ³19 22³ READY
GND ³20 21³ RST
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8243
8048 Port expander.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
P5.0 ³1 ÀÄÄÙ 24³ VCC
P4.0 ³2 23³ P5.1
P4.1 ³3 22³ P5.2
P4.2 ³4 21³ P5.3
P4.3 ³5 20³ P6.0
/CS ³6 19³ P6.1
PROG ³7 8243 18³ P6.2
P2.3 ³8 17³ P6.3
P2.2 ³9 16³ P7.3
P2.1 ³10 15³ P7.2
P2.0 ³11 14³ P7.1
GND ³12 13³ P7.0
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8250, 16450
Asynchronous serial interface controller.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D0 ³1 ÀÄÄÙ 40³ VCC
D1 ³2 39³ /RI
D2 ³3 38³ /DCD
D3 ³4 37³ /DSR
D4 ³5 36³ /CTS
D5 ³6 35³ MR
D6 ³7 34³ /OUT1
D7 ³8 33³ /DTR
RCLK ³9 32³ /RTS
SIN ³10 16450 31³ /OUT2
SOUT ³11 8250 30³ INTR
CS0 ³12 29³ CSOUT
CS1 ³13 28³ A0
/CS2 ³14 27³ A1
/CLKOUT ³15 26³ A2
X1 ³16 25³ /ADS
X0 ³17 24³
/WR ³18 23³ DDIS
WR ³19 22³ RD
GND ³20 21³ /RD
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8253, 8254
Programmable interval timer/counter.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D7 ³1 ÀÄÄÙ 24³ VCC
D6 ³2 23³ /WR
D5 ³3 22³ /RD
D4 ³4 21³ /CE
D3 ³5 20³ A1
D2 ³6 8253 19³ A0
D1 ³7 8254 18³ CLK2
D0 ³8 17³ OUT2
CLK0 ³9 16³ G2
OUT0 ³10 15³ CLK1
G0 ³11 14³ G1
GND ³12 13³ OUT1
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8255
Parallel Peripheral Interface.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
PA3 ³1 ÀÄÄÙ 40³ PA4
PA2 ³2 39³ PA5
PA1 ³3 38³ PA6
PA0 ³4 37³ PA7
/RD ³5 36³ /WR
/CE ³6 35³ RST
GND ³7 34³ D0
A1 ³8 33³ D1
A0 ³9 32³ D2
PC7 ³10 8255 31³ D3
PC6 ³11 30³ D4
PC5 ³12 29³ D5
PC4 ³13 28³ D6
PC0 ³14 27³ D7
PC1 ³15 26³ VCC
PC2 ³16 25³ PB7
PC3 ³17 24³ PB6
PB0 ³18 23³ PB5
PB1 ³19 22³ PB4
PB2 ³20 21³ PB3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8400, Z8400, Z80CPU
Zilog Z80 CPU.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
A11 ³1 ÀÄÄÙ 40³ A10
A12 ³2 39³ A9
A13 ³3 38³ A8
A14 ³4 37³ A7
A15 ³5 36³ A6
CLK ³6 35³ A5
D4 ³7 34³ A4
D3 ³8 33³ A3
D5 ³9 32³ A2
D6 ³10 Z8400 31³ A1
VCC ³11 CPU 30³ A0
D2 ³12 29³ GND
D7 ³13 28³ /RFSH
D0 ³14 27³ /M1
D1 ³15 26³ /RST
/INT ³16 25³ /BUSRQ
/NMI ³17 24³ /WAIT
/HALT ³18 23³ /BUSAK
/MREQ ³19 22³ /WR
/IORQ ³20 21³ /RD
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8410, Z8410, Z80DMA
Z80 DMA controller.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
A5 ³1 ÀÄÄÙ 40³ A6
A4 ³2 39³ A7
A3 ³3 38³ IEI
A2 ³4 37³ /INT /PULSE
A1 ³5 36³ IEO
A0 ³6 35³ D0
CLK ³7 34³ D1
/WR ³8 33³ D2
/RD ³9 32³ D3
/IORQ ³10 Z8410 31³ D4
VCC ³11 DMA 30³ GND
/MREQ ³12 29³ D5
/BAO ³13 28³ D6
/BAI ³14 27³ D7
/BUSRQ ³15 26³ /M1
/CE /WAIT ³16 25³ RDY
A15 ³17 24³ A8
A14 ³18 23³ A9
A13 ³19 22³ A10
A12 ³20 21³ A11
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8420, Z8420, Z80PIO
Z80 parallel I/O.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D2 ³1 ÀÄÄÙ 40³ D3
D7 ³2 39³ D4
D6 ³3 38³ D5
/CE ³4 37³ /M1
C/D A1 ³5 36³ /IORQ
B/A A0 ³6 35³ /RD
PA7 ³7 34³ PB7
PA6 ³8 33³ PB6
PA5 ³9 32³ PB5
PA4 ³10 Z8420 31³ PB4
GND ³11 PIO 30³ PB3
PA3 ³12 29³ PB2
PA2 ³13 28³ PB1
PA1 ³14 27³ PB0
PA0 ³15 26³ VCC
/ASTB ³16 25³ CLK
/BSTB ³17 24³ IEI
ARDY ³18 23³ /INT
D0 ³19 22³ IEO
D1 ³20 21³ BRDY
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8430, Z8430
Z80 Counter-Timer Circuit.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D4 ³1 ÀÄÄÙ 28³ D3
D5 ³2 27³ D2
D6 ³3 26³ D1
D7 ³4 25³ D0
GND ³5 24³ VCC
/RD ³6 23³ CLK0 TRG0
ZC0 TO0 ³7 Z8430 22³ CLK1 TRG1
ZC1 TO1 ³8 CTC 21³ CLK2 TRG2
ZC2 TO2 ³9 20³ CLK3 TRG3
/IORQ ³10 19³ A1
IEO ³11 18³ A0
/INT ³12 17³ /RST
IEI ³13 16³ /CE
/M1 ³14 15³ CLK
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8440, 8470, Z8440, Z80SIO0, Z8470, Z80DART
Z80 dual async/sync serial I/O.
Z8470 has no synchronous capabilities.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D1 ³1 ÀÄÄÙ 40³ D0
D3 ³2 39³ D2
D5 ³3 38³ D4
D7 ³4 37³ D6
/INT ³5 36³ /IORQ
IEI ³6 35³ /CE
IEO ³7 34³ A0 B/A
/M1 ³8 33³ A1 C/D
VCC ³9 32³ /RD
/W_RDYA ³10 Z8440 31³ GND
/SYNCA ³11 SIO-0 30³ /W_RDYB
RxDA ³12 29³ /SYNCB
/RxCA ³13 28³ RxDB
/TxCA ³14 27³ /RxTxCB
TxDA ³15 26³ TxDB
/DTRA ³16 25³ /DTRB
/RTSA ³17 24³ /RTSB
/CTSA ³18 23³ /CTSB
/DCDA ³19 22³ /DCDB
CLK ³20 21³ /RST
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8441, Z8441, Z80SIO1
Z80 dual async/sync serial I/O (bonding option #1).
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D1 ³1 ÀÄÄÙ 40³ D0
D3 ³2 39³ D2
D5 ³3 38³ D4
D7 ³4 37³ D6
/INT ³5 36³ /IORQ
IEI ³6 35³ /CE
IEO ³7 34³ A0 B/A
/M1 ³8 33³ A1 C/D
VCC ³9 32³ /RD
/W_RDYA ³10 Z8441 31³ GND
/SYNCA ³11 SIO-1 30³ /W_RDYB
RxDA ³12 29³ /SYNCB
/RxCA ³13 28³ RxDB
/TxCA ³14 27³ /RxCB
TxDA ³15 26³ /TxCB
/DTRA ³16 25³ TxDB
/RTSA ³17 24³ /RTSB
/CTSA ³18 23³ /CTSB
/DCDA ³19 22³ /DCDB
CLK ³20 21³ /RST
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8442, Z8442, Z80SIO2
Z80 dual async/sync serial I/O (bonding option #2).
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D1 ³1 ÀÄÄÙ 40³ D0
D3 ³2 39³ D2
D5 ³3 38³ D4
D7 ³4 37³ D6
/INT ³5 36³ /IORQ
IEI ³6 35³ /CE
IEO ³7 34³ A0 B/A
/M1 ³8 33³ A1 C/D
VCC ³9 32³ /RD
/W_RDYA ³10 Z8442 31³ GND
/SYNCA ³11 SIO-2 30³ /W_RDYB
RxDA ³12 29³ RxDB
/RxCA ³13 28³ /RxCB
/TxCA ³14 27³ /TxCB
TxDA ³15 26³ TxDB
/DTRA ³16 25³ /DTRB
/RTSA ³17 24³ /RTSB
/CTSA ³18 23³ /CTSB
/DCDA ³19 22³ /DCDB
CLK ³20 21³ /RST
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8530, 8531, Z8530, Z8531
Zilog Serial Comminucations Controller.
Z8531 has no synchronous capabilities.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
D1 ³1 ÀÄÄÙ 40³ D0
D3 ³2 39³ D2
D5 ³3 38³ D4
D7 ³4 37³ D6
/INT ³5 36³ /RD
IEO ³6 35³ /WR
IEI ³7 34³ A0 A/B
/INTAK ³8 33³ /CE
VCC ³9 32³ A1 D/C
/W_REQA ³10 Z8530 31³ GND
/SYNCA ³11 SCC 30³ /W_REQB
/RTxCA ³12 29³ /SYNCB
RxDA ³13 28³ /RTxCB
/TRxCA ³14 27³ RxDB
TxDA ³15 26³ /TRxCB
/DTR_REQA ³16 25³ TxDB
/RTSA ³17 24³ /DTR_REQB
/CTSA ³18 23³ /RTSB
/DCDA ³19 22³ /CTSB
CLK ³20 21³ /DCDB
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
8570
IýC 256x8 static RAM.
Address is 1010xxx where x can be specified by the A0-2 inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ GND
A2 ³3 8570 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
8571
IýC 128x8 static RAM.
Address is 1010xxx where x can be specified by the A0-2 inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ GND
A2 ³3 8571 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
8581, 8572
IýC 128x8 EEPROM.
Address is 1010xxx where x can be specified by the A0-2 inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 8572 7³ GND
A2 ³3 8581 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
8582
IýC 256x8 EEPROM.
Address is 1010xxx where x can be specified by the A0-2 inputs.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ GND
A2 ³3 8582 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
8583
IýC Clock/Calendar with 240x8 static RAM.
Address is 101000x where x can be specified by the A0 input.
ÚÄÄÄÂÄÄÂÄÄÄ¿
X1 ³1 ÀÄÄÙ 8³ VCC
X0 ³2 7³ /INT
A0 ³3 8583 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
8592
IýC 2x256x8 EEPROM.
Address is 1010xxy where x can be specified by the A1-2 inputs,
and y selects the 256-byte bank to use.
A0 has no function, but must be connected to GND or VCC.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A0 ³1 ÀÄÄÙ 8³ VCC
A1 ³2 7³ GND
A2 ³3 8582 6³ SCL
GND ³4 5³ SDA
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
9306
Serial 16x16 EEPROM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CD ³1 ÀÄÄÙ 8³ VCC
CLK ³2 7³
DI ³3 9306 6³
DO ³4 5³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
9346
Serial 64x16 EEPROM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CD ³1 ÀÄÄÙ 8³ VCC
CLK ³2 7³
DI ³3 9346 6³
DO ³4 5³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
9356
Serial 256x8/128x16 EEPROM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CD ³1 ÀÄÄÙ 8³ VCC
CLK ³2 7³
DI ³3 9356 6³ x16//x8
DO ³4 5³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
9366
Serial 512x8/256x16 EEPROM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
CD ³1 ÀÄÄÙ 8³ VCC
CLK ³2 7³
DI ³3 9366 6³ x16//x8
DO ³4 5³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
CNY74-2
Dual optocouplers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1A ³1 ÀÄÄÙ 8³ 1E
1K ³2 CNY 7³ 1C
2K ³3 74-2 6³ 2C
2A ³4 5³ 2E
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
CNY74-4
Quad optocouplers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1A ³1 ÀÄÄÙ 16³ 1E
1K ³2 15³ 1C
2K ³3 14³ 2C
2A ³4 CNY 13³ 2E
3A ³5 74-4 12³ 3E
3K ³6 11³ 3C
4K ³7 10³ 4C
4A ³8 9³ 4E
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
DS1202
Real-time clock with 3-wire serial interface and 24 bytes RAM.
ÚÄÄÄÂÄÄÂÄÄÄ¿
³1 ÀÄÄÙ 8³ VCC
X1 ³2 DS 7³ CLK
X2 ³3 1202 6³ DQ
GND ³4 5³ /RST
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
DS1210
Nonvolatile SRAM controller chip.
TOL selects power-fail VCC level, based on 5% tolerance when 0 or
10% tolerance when 1.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÄÒÄÄÄ¿
VCCo ³1 ÀÄÄÙ 8³ VCC ³/EN³VCC º/Y ³
VBAT1 ³2 DS 7³ VBAT2 ÆÍÍÍØÍÍÍÍÎÍÍ͵
TOL ³3 1210 6³ /Y ³ 1 ³ OK º 1 ³
GND ³4 5³ /EN ³ 0 ³ OK º 0 ³
ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³ LO º 1 ³
ÀÄÄÄÁÄÄÄÄÐÄÄÄÙ
#
DS1211
1-of-8 inverting decoder/nonvolatile SRAM controller chip.
TOL selects power-fail VCC level, based on 5% tolerance when 0 or
10% tolerance when 1.
The Dallas data book suggests this is actually a repackaged DS1212.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
VBAT1 ³1 ÀÄÄÙ 20³ VCC ³/EN³ S2³ S1³ S0³VCC º/Y0³/Y1³...³/Y7³/PF³
VCCo ³2 19³ VBAT2 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍ͵
TOL ³3 18³ /EN ³ X ³ X ³ X ³ X ³ LO º 1 ³ 1 ³ 1 ³ 1 ³ 0 ³
/PF ³4 17³ /Y0 ³ 1 ³ 0 ³ 0 ³ 0 ³ OK º 0 ³ 1 ³ 1 ³ 1 ³ 1 ³
/Y7 ³5 DS 16³ /Y1 ³ 0 ³ 0 ³ 0 ³ 1 ³ OK º 1 ³ 0 ³ 1 ³ 1 ³ 1 ³
/Y6 ³6 1211 15³ /Y2 ³ 0 ³ . ³ . ³ . ³ OK º 1 ³ 1 ³ . ³ 1 ³ 1 ³
S2 ³7 14³ /Y3 ³ 0 ³ 1 ³ 1 ³ 1 ³ OK º 1 ³ 1 ³ 1 ³ 0 ³ 1 ³
S1 ³8 13³ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
S0 ³9 12³ /Y4
GND ³10 11³ /Y5
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
DS1212
1-of-16 inverting decoder/nonvolatile SRAM controller chip.
TOL selects power-fail VCC level, based on 5% tolerance when 0 or
10% tolerance when 1.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄ¿
VBAT1 ³1 ÀÄÄÙ 28³ VCC ³/EN³ S3³ S2³ S1³ S0³VCC º/Y0³/Y1³...³/Y15³/PF³
VCCo ³2 27³ VBAT2 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍÍÍØÍÍ͵
TOL ³3 26³ /EN ³ X ³ X ³ X ³ X ³ X ³ LO º 1 ³ 1 ³ 1 ³ 1 ³ 0 ³
/PF ³4 25³ /Y0 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ OK º 0 ³ 1 ³ 1 ³ 1 ³ 1 ³
/Y15 ³5 24³ /Y1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 1 ³ OK º 1 ³ 0 ³ 1 ³ 1 ³ 1 ³
/Y14 ³6 23³ /Y2 ³ 0 ³ . ³ . ³ . ³ . ³ OK º 1 ³ 1 ³ . ³ 1 ³ 1 ³
/Y13 ³7 DS 22³ /Y3 ³ 0 ³ 1 ³ 1 ³ 1 ³ 1 ³ OK º 1 ³ 1 ³ 1 ³ 0 ³ 1 ³
/Y12 ³8 1212 21³ /Y4 ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÙ
/Y11 ³9 20³ /Y5
S3 ³10 19³ /Y6
S2 ³11 18³ /Y7
S1 ³12 17³ /Y8
S0 ³13 16³ /Y9
GND ³14 15³ /Y10
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
DS1285, DS1287, DS1287A
Real-time clock with 50 bytes RAM.
DS1287(A) has built-in quartz crystal and lihium battery, and therefore
the X1, X2 and VBAT pins are no-connect. On the (older) DS1287 the /RCLR
pin is no-connect as well.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
MOT ³1 ÀÄÄÙ 24³ VCC
X1 ³2 23³ SQW
X2 ³3 22³
AD0 ³4 21³ /RCLR
AD1 ³5 20³ VBAT
AD2 ³6 DS1285 19³ /INT
AD3 ³7 18³ /RST
AD4 ³8 17³ DS
AD5 ³9 16³ GND
AD6 ³10 15³ R//W
AD7 ³11 14³ AS
GND ³12 13³ /CE
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
DS2009, DS2010, DS2011, DS2012, DS2013
512x9 (2009), 1024x9 (2010), 2048x9 (2011), 4096x9 (2012), 8192x9 (2013) FIFO.
ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿
/WR ³1 ÀÄÄÙ 28³ VCC
D8 ³2 27³ D4
D3 ³3 26³ D5
D2 ³4 25³ D6
D1 ³5 24³ D7
D0 ³6 23³ /FL /RT
/XI ³7 22³ /RST
/FULL ³8 DS20xx 21³ /EMPTY
Q0 ³9 20³ /XO /HF
Q1 ³10 19³ Q7
Q2 ³11 18³ Q6
Q3 ³12 17³ Q5
Q8 ³13 16³ Q4
GND ³14 15³ /RD
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
#
LF353
Dual JFET-input operational amplifiers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1OUT ³1 ÀÄÄÙ 8³ VCC
-1In ³2 7³ 2OUT
+1In ³3 LF353 6³ -2In
VEE ³4 5³ +2In
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
LM317T
1.2 to 57V 1,5A positive power supply regulator.
TO 220
ÚÄÄÄ¿2
ÆÍÍ͵
³ ðð³
ÀÂÂÂÙ 1: Adj
³³³ 2: Vout
³³³ 3: Vin
1 2 3
#
LM334
Current mode temperature sensor.
TO 92
ÖÄÄÄ·
º ððº
Ó½ 1: Iin
³³³ 2: Rset
³³³ 3: GND
1 2 3
#
LM337T
-1.2 to -57V 1,5A negative power supply regulator.
TO 220
ÚÄÄÄ¿2
ÆÍÍ͵
³ ðð³
ÀÂÂÂÙ 1: Adj
³³³ 2: Vin
³³³ 3: Vout
1 2 3
#
LM338
1.2 to 32V 5A positive power supply regulator.
TO 220
ÚÄÄÄ¿2
ÆÍÍ͵
³ ðð³
ÀÂÂÂÙ 1: Adj
³³³ 2: Vout
³³³ 3: Vin
1 2 3
#
LM34
Voltage mode temperature sensor.
Available in Fahrenheit or Celsius models and multiple temperature sense
ranges. Output is 10mv/degree regardless of VCC (+5 to +30 V).
TO 92
ÖÄÄÄ·
º ððº
Ó½ 1: VCC
³³³ 2: Vout
³³³ 3: GND
1 2 3
#
LM350
1.2 to 32V 3A positive power supply regulator.
TO 220
ÚÄÄÄ¿2
ÆÍÍ͵
³ ðð³
ÀÂÂÂÙ 1: Adj
³³³ 2: Vout
³³³ 3: Vin
1 2 3
#
LM837, LF347
Quad low-noise operational amplifiers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1OUT ³1 ÀÄÄÙ 14³ 4OUT
-1In ³2 13³ -4In
+1In ³3 12³ +4In
VCC ³4 LM837 11³ VEE
+2In ³5 10³ +3In
-2In ³6 9³ -3In
2OUT ³7 8³ 3OUT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
MAX232
5V RS232 transceiver.
To operate, connect two 10æ capacitors to the C1 and C2 pins, one between
the V- and GND, and one between V+ and GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
C1+ ³1 ÀÄÄÙ 16³ VCC
V+ ³2 15³ GND
C1- ³3 14³ T1out
C2+ ³4 MAX 13³ R1in
C2- ³5 232 12³ R1out
V- ³6 11³ T1in
T2out ³7 10³ T2in
R2in ³8 9³ R2out
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
MAX703
uP supervisor circuit with battery backup.
/RST remains low for 200ms after VCC exceeds 4.65V. On power failure
VCCo is connected to VBAT, PFI and /MR are disabled, /RST and /PFO are low.
ÚÄÄÄÂÄÄÂÄÄÄ¿
VCCo ³1 ÀÄÄÙ 8³ VBAT
VCC ³2 MAX 7³ /RST
GND ³3 703 6³ /MR
PFI ³4 5³ /PFO
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
MC145436
DTMF decoder (Motorola)
DV goes high when a tone is detected on IN (-32..-2dB).
XEN is oscillator enable (pull high, and connect a Xtal // 1M resistor to
X1 and X2). If XEN is low, ATB can be used to connect multiple chips
together. GT determines the guard time, 0=short 1=long.
ÚÄÄÄÂÄÄÂÄÄÄ¿
D1 ³1 ÀÄÄÙ 14³ D2
D0 ³2 13³ D3
OE ³3 12³ DV
VCC ³4 MC14 11³ ATB
GT ³5 5436 10³ X1
XEN ³6 9³ X2
IN ³7 8³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
MCT9001
Dual optocouplers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1A ³1 ÀÄÄÙ 8³ 1C
1K ³2 MCT 7³ 1E
2A ³3 9001 6³ 2C
2K ³4 5³ 2E
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
MOC5010
Linear amplifier optocoupler.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A ³1 ÀÄÄÙ 6³ VCC
K ³2 5010 5³ GND
³3 4³ OUT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
PIC1654, PIC1656 (DIP)
MicroChip PIC microcontrollers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
RA2 ³1 ÀÄÄÙ 18³ RA1
RA3 ³2 17³ RA0
RTCC ³3 16³ X1
/RST ³4 PIC 15³ X0
GND ³5 16C54 14³ VCC
RB0 ³6 16C56 13³ RB7
RB1 ³7 12³ RB6
RB2 ³8 11³ RB5
RB3 ³9 10³ RB4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
PIC1654, PIC1656 (SO)
MicroChip PIC microcontrollers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
RA2 ³1 ÀÄÄÙ 20³ RA1
RA3 ³2 19³ RA0
RTCC ³3 18³ X1
/RST ³4 PIC 17³ X0
GND ³5 16C54 16³ VCC
GND ³6 16C55 15³ VCC
RB0 ³7 14³ RB7
RB1 ³8 13³ RB6
RB2 ³9 12³ RB5
RB3 ³10 11³ RB4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
PIC1655, PIC1657 (DIP)
MicroChip PIC microcontrollers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
RTCC ³1 ÀÄÄÙ 28³ /RST
VCC ³2 27³ X1
³3 26³ X0
GND ³4 25³ RC7
³5 24³ RC6
RA0 ³6 PIC 23³ RC5
RA1 ³7 16C55 22³ RC4
RA2 ³8 16C57 21³ RC3
RA3 ³9 20³ RC2
RB0 ³10 19³ RC1
RB1 ³11 18³ RC0
RB2 ³12 17³ RB7
RB3 ³13 16³ RB6
RB4 ³14 15³ RB5
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
PIC1655, PIC1657 (SO)
MicroChip PIC microcontrollers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
GND ³1 ÀÄÄÙ 28³ /RST
RTCC ³2 27³ X1
VCC ³3 26³ X0
VCC ³4 25³ RC7
RA0 ³5 24³ RC6
RA1 ³6 PIC 23³ RC5
RA2 ³7 16C55 22³ RC4
RA3 ³8 16C57 21³ RC3
RB0 ³9 20³ RC2
RB1 ³10 19³ RC1
RB2 ³11 18³ RC0
RB3 ³12 17³ RB7
RB4 ³13 16³ RB6
GND ³14 15³ RB5
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
PIC1671, PIC1684
MicroChip PIC microcontrollers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
RA2 ³1 ÀÄÄÙ 18³ RA1
RA3 ³2 17³ RA0
RTCC ³3 16³ X1
/RST ³4 PIC 15³ X0
GND ³5 16C71 14³ VCC
RB0 ³6 16C84 13³ RB7
RB1 ³7 12³ RB6
RB2 ³8 11³ RB5
RB3 ³9 10³ RB4
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
SIMM30
8/9-bit 30-pin Single Inline Memory Module.
If present, the ninth (parity) bit has separate data I/O and /CAS signals.
At one time, SIMMs with soldered-on pins (called SIPs) were also available.
Note: A11 is used as a battery connection in the DS2219 nonvolatile DRAM.
ÚÄÄÄÄÄÄÄ¿
1 ³ O ³
ÚÄÄÙ ³
VCC ßß ÚÄÄÄÄÄÄ¿³
/CAS ßß ³ ³³
D0 ßß ÀÄÄÄÄÄÄÙ³
A0 ßß ÚÄÄÄÄÄÄ¿³
A1 ßß ³ ³³
D1 ßß ÀÄÄÄÄÄÄÙ³
A2 ßß ÚÄÄÄÄÄÄ¿³
A3 ßß ³ ³³
GND ßß ÀÄÄÄÄÄÄÙ³
D2 ßß ÚÄÄÄÄÄÄ¿³
A4 ßß ³ ³³
A5 ßß ÀÄÄÄÄÄÄÙ³
D3 ßß ÚÄÄÄÄÄÄ¿³
A6 ßß ³ ³³
A7 ßß ÀÄÄÄÄÄÄÙ³
D4 ßß ÚÄÄÄÄÄÄ¿³
A8 ßß ³ ³³
A9 ßß ÀÄÄÄÄÄÄÙ³
A10 ßß ÚÄÄÄÄÄÄ¿³
D5 ßß ³ ³³
/WR ßß ÀÄÄÄÄÄÄÙ³
GND ßß ÚÄÄÄÄÄÄ¿³
D6 ßß ³ ³³
A11 ßß ÀÄÄÄÄÄÄÙ³
D7 ßß ³
Q8 ßß ÚÄÄÄÄÄÄ¿³
/RAS ßß ³Parity³³
/CAS8 ßß ÀÄÄÄÄÄÄÙ³
D8 ßß ³
VCC ßß ³
ÀÄÄ¿ ³
30 ³ O ³
ÀÄÄÄÄÄÄÄÙ
#
TIL111, TIL112, TIL116, TIL117, TIL118, TIL124, TIL125, TIL126, CNY17, 4N25
Optocoupler.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A ³1 ÀÄÄÙ 6³ B
K ³2 5³ C
³3 4³ E
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
TIL113, TIL119
Optocoupler with darlington transistor output configuration.
ÚÄÄÄÂÄÄÂÄÄÄ¿
A ³1 ÀÄÄÙ 6³ B
K ³2 5³ C
³3 4³ E
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
TL074
Quad low-noise JFET-input operational amplifiers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1OUT ³1 ÀÄÄÙ 14³ 4OUT
-1In ³2 13³ -4In
+1In ³3 12³ +4In
VCC ³4 TL074 11³ VEE
+2In ³5 10³ +3In
-2In ³6 9³ -3In
2OUT ³7 8³ 3OUT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
TL084
Quad JFET-input operational amplifiers.
ÚÄÄÄÂÄÄÂÄÄÄ¿
1OUT ³1 ÀÄÄÙ 14³ 4OUT
-1In ³2 13³ -4In
+1In ³3 12³ +4In
VCC ³4 TL084 11³ VEE
+2In ³5 10³ +3In
-2In ³6 9³ -3In
2OUT ³7 8³ 3OUT
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
TL507, TL507C
7-bit PWM output analog-to-digital converter.
Only one of the two power supply pins should be used, 3.5V < VCC < 6V;
8V < VDD < 18V. At VCC=5V the analog input range is 1.3V < AIN < 3.9V,
or about 25%...75%. The RST pin can be used to synchronize the output
signal to an external counter; otherwise leave RST tied to VCC.
ÚÄÄÄÂÄÄÂÄÄÄ¿
EN ³1 ÀÄÄÙ 8³ RST
CLK ³2 TL 7³ VDD
GND ³3 507 6³ VCC
/OUT ³4 5³ AIN
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
TL783C
1.3 to 125V 700mA high voltage positive power supply regulator.
TO 220
ÚÄÄÄ¿2
ÆÍÍ͵
³ ðð³
ÀÂÂÂÙ 1: Adj
³³³ 2: Vout
³³³ 3: Vin
1 2 3
#
TP5088
DTMF encoder (NatSemi).
When /SNGL is low, only the upper or lower tone (selected by GRP) is given.
OUT is open emitter, connect load to GND.
ÚÄÄÄÂÄÄÂÄÄÄ¿
VCC ³1 ÀÄÄÙ 14³ OUT
LE ³2 13³
/SNGL ³3 12³ D3
GRP ³4 5088 11³ D2
GND ³5 10³ D1
X1 ³6 9³ D0
X0 ³7 8³ MUTE
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
UDN2585
7-bit 50V 500mA TTL-input PNP (high-side) darlington driver.
The drivers need no power supply; the GND pin is the common anode of the
seven integrated protection diodes.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿
A0 ³1 ÀÄÄÙ 16³ /Y0 ³ A º/Y ³
A1 ³2 15³ /Y1 ÆÍÍÍÎÍÍ͵
A2 ³3 14³ /Y2 ³ 0 º Z ³
A3 ³4 UDN 13³ /Y3 ³ 1 º 0 ³
A4 ³5 2585 12³ /Y4 ÀÄÄÄÐÄÄÄÙ
A5 ³6 11³ /Y5
A6 ³7 10³ /Y6
VCC ³8 9³ GND
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
ULN2003, MC1413
7-bit 50V 500mA TTL-input NPN darlington driver.
The drivers need no power supply; the VDD pin is the common cathode of the
seven integrated protection diodes.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿
A0 ³1 ÀÄÄÙ 16³ /Y0 ³ A º/Y ³
A1 ³2 15³ /Y1 ÆÍÍÍÎÍÍ͵
A2 ³3 14³ /Y2 ³ 0 º Z ³
A3 ³4 ULN 13³ /Y3 ³ 1 º 0 ³
A4 ³5 2003 12³ /Y4 ÀÄÄÄÐÄÄÄÙ
A5 ³6 11³ /Y5
A6 ³7 10³ /Y6
GND ³8 9³ VDD
ÀÄÄÄÄÄÄÄÄÄÄÙ
#
ULN2803
8-bit 50V 500mA TTL-input NPN darlington driver.
The drivers need no power supply; the VDD pin is the common cathode of the
eight integrated protection diodes.
ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿
A0 ³1 ÀÄÄÙ 18³ /Y0 ³ A º/Y ³
A1 ³2 17³ /Y1 ÆÍÍÍÎÍÍ͵
A2 ³3 16³ /Y2 ³ 0 º Z ³
A3 ³4 ULN 15³ /Y3 ³ 1 º 0 ³
A4 ³5 2803 14³ /Y4 ÀÄÄÄÐÄÄÄÙ
A5 ³6 13³ /Y5
A6 ³7 12³ /Y6
A7 ³8 11³ /Y7
GND ³9 10³ VDD
ÀÄÄÄÄÄÄÄÄÄÄÙ
|
